[发明专利]一种浮栅结构及其制备方法

说明书

本发明涉及半导体技术领域，尤其涉及一种浮栅结构，包括：衬底；阵列式的多个浮栅单元结构，形成于衬底的上表面；浅槽隔离结构，形成于浮栅单元结构之间并延伸至衬底中，用于将相邻的浮栅单元结构隔离开；其中，每个浮栅单元结构的顶部形成有一凹槽；以及一种浮栅结构的制备方法；能够在形成的每个浮栅单元结构的顶部形成凹槽，从而扩大每个浮栅单元结构的顶部的电容藕荷率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种浮栅结构及其制备方法。

背景技术

目前，浮栅晶体管的制作工艺中，浮栅晶体管的电容藕荷率是影响浮栅晶体管的一个重要因素。

浮栅垂直于位线方向的横截面形状通常为一个规则的四边形，该四边形中，顶部的一条边和暴露出的两侧的两条边产生的电容定义为C_ONO，顶部的一条边则定义为C_TOX，浮栅晶体管的藕荷率则为：C_ONO/C_ONO+C_TOX。一般来说，电容藕荷率越大，浮栅晶体管的性能越好。在浮栅的电容

因此，在浮栅的电容呈现四边形的情况下，藕荷率很难再得到提高。

发明内容

针对上述问题，本发明提出了一种浮栅结构，其中，包括：

衬底；

阵列式的多个浮栅单元结构，形成于所述衬底的上表面；

浅槽隔离结构，形成于所述浮栅单元结构之间并延伸至所述衬底中，用于将相邻的所述浮栅单元结构隔离开；

其中，每个所述浮栅单元结构的顶部形成有一凹槽。

上述的浮栅结构，其中，每个所述浮栅单元结构与所述衬底之间均制备有一绝缘层。

上述的浮栅结构，其中，所述浅槽隔离结构由氧化物制备形成。

一种浮栅结构的制备方法，其中，包括：

步骤S1，提供一衬底，所述衬底中形成有阵列式的多个浮栅预制备结构，以及用于隔离每个所述浮栅预制备结构的浅槽隔离结构，且所述浮栅预制备结构的上表面与所述浅槽隔离结构的上表面齐平；

步骤S2，回刻每个所述浮栅预制备结构一预设厚度；

步骤S3，制备一牺牲层覆盖回刻后的每个所述浮栅预制备结构的上表面，以及覆盖所述浅槽隔离结构的上表面和暴露出的侧壁；

步骤S4，刻蚀所述牺牲层形成覆盖所述浅槽隔离结构暴露出的侧壁的侧墙；

步骤S5，以所述侧墙为掩膜，刻蚀所述浮栅预制备结构，形成顶部形成有凹槽的每个浮栅单元结构。

上述的制备方法，其中，所述步骤S1中，每个所述浮栅预制备结构与所述衬底之间均形成有一绝缘层。

上述的制备方法，其中，所述步骤S1中，采用氧化物形成所述浅槽隔离结构。

上述的制备方法，其中，所述预设厚度为10～500埃。

上述的制备方法，其中，所述凹槽为矩形凹槽。

上述的制备方法，其中，采用氧化物制备形成所述牺牲层。

有益效果：本发明提出的一种浮栅结构及其制备方法，能够在形成的每个浮栅单元结构的顶部形成凹槽，从而扩大每个浮栅单元结构的顶部的电容藕荷率。

附图说明

图1为本发明一实施例中浮栅结构的结构原理图；

图2为本发明一实施例中浮栅结构的制备方法的方法原理图；