[发明专利]一种芯片架构

权利要求书

1.一种芯片架构，其特征在于，包括：

高速通信单元和至少一个低速通信单元，所述高速通信单元及所述低速通信单元分别根据不同的通信方式处理要求对待传输数据进行处理，所述高速通信单元根据路由信息表启动高速通信单元或低速通信单元执行数据处理；

所述高速通信单元包括：通过第一总线连接的主控制器、存储器、第一物理层模块和外设存储模块；

所述低速通信单元包括：通过第二总线连接的控制器、双口存储器、中断请求模块和第二物理层模块；

所述高速通信单元获取当前的所需可达速率，并判断所述所需可达速率是否低于第一预设阈值；

当所述所需可达速率低于第一预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；

当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理；

所述高速通信单元获取当前的最大通信跳数，并判断当前的最大通信跳数是否高于第二预设阈值；

当当前的最大通信跳数高于第二预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；

当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理。

2.根据权利要求1所述的芯片架构，其特征在于：所述主控制器用于控制所述高速通信单元执行数据处理，以及控制所述低速通信单元的启动；

所述存储器用于存储所述高速通信单元对应的通信方式的通信处理程序，所述主控制器根据所述通信处理程序控制所述高速通信单元执行数据处理，或所述主控制器根据所述通信处理程序启动所述低速通信单元；

所述第一物理层模块用于执行所述高速通信单元对应的通信方式的物理层操作；

所述外设存储模块用于存储启动程序并在所述高速通信单元启动时将所述启动程序发送至所述存储器。

3.根据权利要求2所述的芯片架构，其特征在于，所述高速通信单元还包括：连接于所述第一总线的直接内存存取模块和多次可编程存储器；

所述多次可编程存储器用于存储初始化程序，当所述高速通信单元或低速通信单元启动时，通过所述多次可编程存储器中的初始化程序启动所述直接内存存取模块；

所述直接内存存取模块用于将所述外设存储模块中存储的启动程序发送至所述存储器。

4.根据权利要求3所述的芯片架构，其特征在于，所述外设存储模块包括SPI FLASH和第一串行外围设备接口，所述SPI FLASH通过所述第一串行外围设备接口连接于所述第一总线。

5.根据权利要求4所述的芯片架构，其特征在于，所述第一物理层模块通过所述第一串行外围设备接口连接于所述第一总线。

6.根据权利要求2所述的芯片架构，其特征在于：所述控制器通过所述双口存储器和第一总线连接于所述主控制器，所述中断请求模块与所述主控制器相连；

所述控制器用于在所述高速通信单元的控制下控制所述低速通信单元执行数据处理；

所述双口存储器用于所述高速通信单元和低速通信单元的通信，并且所述双口存储器还用于存储所述低速通信单元对应的通信方式的通信处理程序，所述控制器根据对应的通信处理程序控制所述低速通信单元执行数据处理；

所述中断请求模块用于当所述低速通信单元完成数据处理时，向所述高速通信单元反馈消息；

所述第二物理层模块用于执行所述低速通信单元对应的通信方式的物理层操作。

7.根据权利要求6所述的芯片架构，其特征在于，所述低速通信单元还包括：第二串行外围设备接口，所述第二物理层模块通过所述第二串行外围设备接口连接于所述第二总线。