[发明专利]沉积薄膜的方法及制造半导体装置的方法

说明书

本发明提供一种在半导体衬底的图案结构上沉积薄膜的方法及制造半导体装置的方法，所述方法包含(a)供应源气体；(b)供应反应气体；以及(c)供应等离子体，其中步骤(a)、步骤(b)以及步骤(c)在反应空间内的半导体衬底上依序重复，直到获得所要厚度为止，且等离子体的频率为60兆赫兹或更高的高频。本发明也提供制造半导体装置的方法。本发明的方法在后续湿式蚀刻工艺中增强湿式蚀刻速率(WER)的保形性，并且还防止下部图案结构的损坏且因此增强临界尺寸(CD)均匀性。

相关申请案的交叉参考

本申请要求2017年4月25日在韩国知识产权局递交的第10-2017-0053228号韩国专利申请案的权益，所述申请案的公开内容以引用的方式全文并入本文中。另外，本申请要求2018年3月22日在韩国知识产权局申请的韩国专利申请案第10-2018-0033495号的权益，所述申请案的公开内容以引用的方式全文并入本文中。

技术领域

一或多个实施例涉及一种沉积薄膜的方法及一种制造半导体装置的方法，且更确切地说，涉及经由等离子体增强原子层沉积(plasma-enhanced atomic layerdeposition，PEALD)在衬底上的图案结构上沉积薄膜的方法，以及制造半导体装置的方法。

背景技术

近年来，归因于半导体装置的小型化，用于沉积均匀薄膜的原子层沉积工艺正被广泛使用。在多数情况下，半导体薄膜工艺在高温下进行，其产生降低半导体装置的性能的热冲击或热预算。因此，已引入能够在低温下沉积薄膜且精确地控制所述沉积的等离子体增强原子层沉积(PEALD)方法，且PEALD的应用范围已逐渐扩大。

发明内容

一或多个实施例包含一种用于在半导体图案结构中的阶梯的顶部及侧壁上沉积均匀膜品质的薄膜及在后续湿式蚀刻工艺中增强湿式蚀刻速率(wet etch rate，WER)的保形性方法。

一或多个实施例包含一种用于增强WER的保形性并且还防止下部图案结构的损坏且因此增强临界尺寸(critical dimension，CD)均匀性的衬底处理方法。

额外方面将部分地在以下描述中得到阐述，并且部分地将从所述描述中显而易见，或者可以通过对所呈现实施例的实践而习得。

根据一或多个实施例，一种在半导体衬底的图案结构上沉积薄膜的方法包含(a)供应源气体；(b)供应反应气体；以及(c)供应等离子体，其中步骤(a)、步骤(b)以及步骤(c)在反应空间内的半导体衬底上依序重复，直到获得所要厚度为止，且等离子体的频率为60兆赫兹或更高的高频。

冲洗气体可在步骤(a)、步骤(b)以及步骤(c)中的全部中连续供应。

反应气体可在步骤(a)、步骤(b)以及步骤(c)中的全部中连续供应，反应气体可包含薄膜的成分，并且，当反应气体并未由等离子体激活时，反应气体对源气体来说可为惰性的。

在步骤(c)之后，可进一步供应冲洗气体及反应气体。

在步骤(c)期间，可去除图案结构的至少一部分。

在步骤(c)中，可以连续模式供应等离子体。

在步骤(c)中，可以脉冲模式供应等离子体，且所供应的等离子体的总量可等于以连续模式供应的等离子体的量。

等离子体可以50％的占空比(duty ratio)供应到半导体衬底上，且等离子体可以在连续模式中供应的等离子体的两倍功率量供应。举例来说，等离子体可以在200瓦特(W)到2,000瓦特范围内的功率供应。

等离子体可以25％的占空比供应到半导体衬底上，且等离子体可以在连续模式中供应的等离子体的四倍功率量供应。举例来说，等离子体可以在400瓦特到4,000瓦特范围内的功率供应。