[发明专利]存储器的写操作控制电路，控制方法及存储器

说明书

本发明实施例公开了一种存储器的写操作控制电路，控制方法及存储器。写操作控制电路，包括：控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。同步动态随机存储器包括上述写控制电路。本发明对列地址写入延迟电路的时序控制逻辑较为简单。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器的写操作控制电路，写操作控制方法及存储器。

背景技术

列地址写入延迟(Column Address Strobe Write Latency，简称CWL)信号控制着从收到写命令到执行写命令的间隔时间，即延迟时间。列地址写入延迟时间，是列地址写入延迟信号控制着从收到写命令到执行写命令的延迟时间的长度，也是在一定频率下衡量支持不同规范的内存的重要标志之一。

双倍速率同步动态随机存储器通常利用寄存器设置的列地址写入延迟信号CWL<2:0>直接控制列地址写入延迟电路，这样，列地址写入延迟电路需要包括一个八选一的多路选择器及多个触发器，八选一的多路选择器的八个输入信号和产生的输出信号时序控制逻辑较为复杂，存在风险；同时八选一的多路选择器在切换时会消耗较多的电流，即导致列地址写入延迟电路的时序控制逻辑较为复杂，电流消耗较多，进而导致存储器的时序控制逻辑复杂，功耗较大。

因此，如何简化列地址写入延迟电路的时序控制逻辑，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例提供了一种存储器的写操作控制电路，存储器的写操作控制方法及存储器，以至少解决背景技术中存在的技术问题。

本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供了一种存储器的写操作控制电路，包括：

控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，其中，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及

列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。

本发明实施例还提供一种动态随机存储器，包括上述任一所述的写操作控制电路。

本发明实施例还提供一种存储器的写操作控制方法，包括如下步骤：

根据列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，其中，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；

根据所述控制信号对第一写命令进行延迟且延迟的时钟周期数为所述预设值，形成第二写命令；以及

所述存储器根据所述第二写命令的控制执行写操作。