[发明专利]栅压自举开关电路、采样保持模块及电子装置

说明书

本发明提供一种栅压自举开关电路、采样保持模块及电子装置，所述栅压自举开关电路包括电荷泵和用作开关的MOS开关管，所述电荷泵包括用于在第一时钟信号的控制下向所述MOS开关管提供栅端控制电压的栅压供给电路、用于在第二时钟信号的控制下对所述MOS开关管的栅端电压进行泄放的栅压泄放电路以及用于在所述MOS开关管导通阶段将第一电源的电压提供给所述栅压泄放电路的辅助电路，所述辅助电路能够减小寄生电容的不利影响，提高所述MOS开关管的开启效率。本发明的采样保持模块和电子装置，采用了本发明的栅压自举开关电路，性能得到改善。

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种栅压自举开关电路、采样保持模块及电子装置。

背景技术

高速、高性能的采样电容采样保持电路(Switch-Capacitor Sample & HoldCircuit)是许多集成电路应用中的关键模块之一，采样开关作为采样电容采样保持电路中至关重要的单元，其性能的优劣决定了整个采样保持的精度和线性度，因此为了使采样信号不失真，需要减小采样开关的导通电阻的非线性，保证采样开关的导通电阻在整个输入信号摆幅内相对稳定。然而，随着采样时钟频率的提高和第一电源的降低，传统MOS开关的线性度不断降低，限制了采样保持电路的动态范围和采样精度，已无法满足高速、高精度的采样电容采样保持电路的设计要求。

发明内容

本发明的目的在于提供一种栅压自举开关电路、采样保持模块及电子装置，能够减小寄生电容的不利影响，以提高栅压自举开关电路的开启效率。

为了实现上述目的，本发明提供一种栅压自举开关电路，包括一作为开关的MOS开关管、第一电源、第二电源及连接所述MOS开关管的栅端和漏端的电荷泵，所述MOS开关管的源端接收输入信号，所述电荷泵同时连接所述第一电源和第二电源，在第一时钟信号的控制下向所述MOS开关管提供栅端控制电压，并保持所述MOS开关管在导通时的栅源电压差不变；所述电荷泵包括栅压供给电路、栅压泄放电路以及辅助电路；所述栅压供给电路用于在所述第一时钟信号的控制下将第一电源的电压提供所述MOS开关管的栅端或者将或输入信号的电压和所述第一电源的电压之和提供所述MOS开关管的栅端，以作为所述MOS开关管的栅端控制电压，并使得所述MOS开关管在导通时的栅源电压差保持不变；所述栅压泄放电路用于在一与第一时钟信号反相的第二时钟信号的控制下对所述MOS开关管的栅端的栅端控制电压进行泄放，以调整所述MOS开关管的栅端电压；所述辅助支路一端连接所述栅压泄放电路，另一端接所述第一电源，用于在所述MOS开关管导通时将所述第一电源的电压提供给所述栅压泄放电路，以作为所述栅压泄放电路的一个参考电压。

可选的，所述栅压供给电路包括自举电容、电容充电支路、电容放电支路以及栅压控制支路；所述自举电容用于在所述MOS开关管导通时，将所述MOS开关管的栅端控制电压提升为输入信号的电压和所述第一电源的电压之和；所述电容充电支路分别连接所述MOS开关管的栅端、所述第一电源以及所述自举电容的上极板，用于在所述MOS开关管的栅端控制电压的控制下对所述自举电容进行充电；所述电容放电支路分别连接所述自举电容的下极板、所述MOS开关管的源端以及所述第二电源，用于在所述第一时钟信号的控制下对所述自举电容进行放电；所述栅压控制支路分别连接所述MOS开关管的栅端和源端以及所述栅压泄放电路，还连接至所述电容充电支路与所述自举电容的上极板的连接节点，用于在所述第一时钟信号的控制下向所述MOS开关管提供栅端控制电压。

可选的，所述电容充电支路包括第一PMOS管，所述第一PMOS管的栅端连接所述MOS开关管的栅端，所述第一PMOS管的源端连接所述第一电源，所述第一PMOS管的漏端连接所述自举电容的上极板以及所述栅压控制支路。

可选的，所述电容放电支路包括第一反相器和第一NMOS管，所述第一反相器的输入端接入所述第一时钟信号，所述第一反相器的输出端输出所述第二时钟信号，所述第一NMOS管的栅端连接所述第一反相器的输出端，所述第一NMOS管的漏端连接所述自举电容的下极板、所述MOS开关管的漏端以及所述栅压控制支路。