[发明专利]峰值采样保持电路，峰值采样保持方法及应用有效
| 申请号： | 200910101304.6 | 申请日： | 2009-07-29 |
| 公开（公告）号： | CN101615432A | 公开（公告）日： | 2009-12-30 |
| 发明（设计）人： | 王文建;姚云龙 | 申请（专利权）人： | 杭州士兰微电子股份有限公司 |
| 主分类号： | G11C27/02 | 分类号： | G11C27/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310012浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了峰值采样保持电路和峰值采样保持方法。峰值采样保持电路包括峰值采样模块、峰值采样缓冲输出模块、峰值保持模块、峰值输出缓冲模块和清零模块：所述峰值采样模块采样输入信号的各个时间点的峰值电压；所述峰值采样缓冲输出模块对所述峰值电压进行跟随，并增强所述峰值电压的负载驱动能力；所述峰值保持模块对峰值采样缓冲输出模块输出的电压进行保持；所述峰值输出缓冲模块增强所述峰值保持模块的输出负载能力；所述清零模块在峰值保持模块输出电压后，将峰值采样模块输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。利用本发明可以较好地再现输入信号的峰值，并可将峰值采样保持电路应用到电源系统上。 | ||
| 搜索关键词： | 峰值 采样 保持 电路 方法 应用 | ||
【主权项】：
1.峰值采样保持电路，其特征在于包括峰值采样模块、峰值采样缓冲输出模块、峰值保持模块、峰值输出缓冲模块和清零模块：所述峰值采样模块采样输入信号的各个时间点的峰值电压；所述峰值采样缓冲输出模块对所述峰值电压进行跟随，增强所述峰值电压负载驱动能力：所述峰值保持模块对峰值采样缓冲输出模块输出的电压进行保持；所述峰值输出缓冲模块增强所述峰值保持模块的输出负载驱动能力；所述清零模块在峰值保持模块输出电压后，将峰值采样模块输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司，未经杭州士兰微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910101304.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 取样具有多个通道的输入级-201480049597.7
- 丹尼尔·R·米查姆;安德烈娅·帕尼加达;戴维·施 - 密克罗奇普技术公司
- 2014-09-09 - 2019-09-03 - G11C27/02
- 本发明揭示一种具有m个差分输入通道的模拟输入级，其中m>1。所述模拟输入级经配置以选择所述m个差分输入通道中的一者且提供输出信号。所述模拟输入级具有n个相同选择单元，每一选择单元具有m个差分通道输入及一个差分输出，其中n为至少2111"1。每一选择单元可操作以通过相应差分多路复用器单元耦合到所述差分输入通道中的任一者，其中所述多路复用器单元经驱动以选择所述差分输入通道中的一者且通过蝶形开关单元耦合所述所选择的差分通道输入与所述选择单元的所述差分输出。组合所述n个选择单元的差分输出信号，借此通过抵消而移除来自除所选择的通道以外的通道的不良串扰。
- SC放大器电路-201580007490.0
- 诺伯特·雷赫斯;吕迪格·阿诺德 - 艾尔默斯半导体股份公司
- 2015-11-23 - 2019-07-30 - G11C27/02
- 本发明涉及用于把位于输入端上的测量信号源的输入电压放大一个放大系数并用于在一个开关周期期间把放大的输入电压在输出端上来输出的一种SC放大器电路(10)，其中该开关周期包含有用于给输入电容(CS)充电的至少一个充电间隔和用于给该输入电容(CS)放电的至少一个放电间隔。该SC放大器电路设置有用于要放大的、由该测量信号源所提供的输入电压的一个电路输入端子(12)和一个放大器(22)，该放大器具有一个放大器输入端子(20)和一个放大器输出端子。该输入电容(CS)与该放大器输入端子(20)相连接，并在该放电间隔中可以与该电路输入端子(12)相连接以及在该放电间隔中可以与该电路输入端子(12)相脱耦。另外该SC放大器电路(10)具有一个反馈网络(26)，其中该反馈网络连接在该放大器输出端子(24)与该放大器输入端子(20)之间，以及一个再充电源(28)，其用于提供充电电流以给该输入电容(CS)充电，其中该再充电源(28)在该充电间隔中给该输入电容(CS)充电，并在该放电间隔中对于该输入电容(CS)的充电是无效的。
- 用于模数转换的模拟信号感测方法和模数转换传感器装置-201380014009.1
- A·巴纳基;R·S·马达拉;W·吴;K·H·袁;C·潘 - 高通股份有限公司
- 2013-03-13 - 2017-09-05 - G11C27/02
- 包括概率性开关器件(诸如自旋转移矩磁性隧道结(STT‑MTJ))的传感器电路系统被配置成执行超低功率模数转换和压缩感测。模数转换和压缩感测过程被同时执行且由于其概率性开关特性而以对于器件而言原生的方式执行。
- 存储器装置和用于执行选定存储器单元的感测操作的方法-201410036255.3
- 维沙尔·萨林;辉俊胜;弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2008-07-14 - 2017-04-12 - G11C27/02
- 本发明涉及一种固态存储器装置中的存储器单元的模拟感测.本发明揭示一种存储器装置，其包含耦合到位线的取样与保持电路。所述取样与保持电路存储选定存储器单元的目标阈值电压。编程所述存储器单元且接着以经斜升读取电压检验所述存储器单元。将接通所述存储器单元的所述读取电压存储在所述取样与保持电路中。通过比较器电路将所述目标阈值电压与所述读取电压进行比较。当所述读取电压至少大致等于(即，大致等于且/或开始超过)所述目标阈值电压时，所述比较器电路产生禁止信号。
- 利用时间交错的光学定时的采样装置-201380022685.3
- 奥利弗·兰多尔特 - 罗德施瓦兹两合股份有限公司
- 2013-04-23 - 2017-03-01 - G11C27/02
- 一种包括第一输入端口(4)和第二输入端口(5)的采样装置(2)，其中，输入信号被输入至所述第一输入端口(4)，并且其中，光学时钟信号被输入至所述第二输入端口(5)。所述采样装置(2)包括多个跟踪与保持单元(71，72，7N)，其中，所述多个跟踪与保持单元(71，72，7N)中的每一个与所述第一输入端口(4)连接。所述多个跟踪与保持单元(71，72，7N)通过光波导(11)还与所述第二输入端口(5)连接，以此方式使得所述多个跟踪与保持单元(71，72，7N)以时间交错的模式运行。
- 用于同步对正弦曲线输入的采样的方法-201310170906.3
- A.克兰达尔 - 哈米尔顿森德斯特兰德公司
- 2013-05-10 - 2013-11-13 - G11C27/02
- 本发明涉及用于同步对正弦曲线输入的采样的方法。用于同步输入采样到正弦曲线信号的期望相位角的方法包括基于相位误差值确定用于将下一样本点收敛到下一期望相位角的延迟时长。
- 采样数据电路的偏移消除-201210217068.6
- 李海升 - 剑桥模拟技术有限公司
- 2007-03-15 - 2013-04-24 - G11C27/02
- 一种具有有效的偏移消除的基于比较器的电路包括第一放大器和第二放大器以及操作地连接到第一放大器和第二放大器的偏移电容。偏移电压源产生偏移电压。第一开关在第一时间段内将偏移电压源连接到地电位。第一放大器响应于第一开关在第一时间段内将偏移电压源连接到地电位而产生输出电压。第二开关在第二时间段内将偏移电容连接到地电位。第一开关在第三时间段内将偏移电压从地电位断开，并且第二开关在第三时间段内将偏移电容从地电位断开。
- 对开关输入信号跳变时序进行记录的方法-201210116066.8
- 樊红斌 - 北京新航智科技有限公司
- 2012-04-19 - 2012-09-12 - G11C27/02
- 本发明公开了一种对开关输入信号跳变时序进行记录的方法，具体步骤如下：（1）采样开关输入信号值；（2）将采样值与SOE状态值进行比较运算，判断是否发生跳变；（3）判断是否为稳定跳变；（4）查找出该稳定跳变的首次跳变记录并记录；（5）计算稳定时间，并比较稳定时间与滤波周期的大小；（6）查找首次跳变；（7）查找到首次跳变记录后记录跳变时刻；（8）处理所有跳变状态，退出程序。本发明通过设计一种对开关输入信号跳变时序进行记录的方法采用高分辨率的采样周期，解决了开关输入信号跳变时间短、硬件滤波成本高，可靠性差、不易测试的问题，特别是可对多路开关输入信号同时进行采样记录时，有效提高了检测速度。
- 用于模数转换器的输入配置-201080042959.1
- O.莫尔兹沃尔;B.赫恩斯 - 北极硅设备公司
- 2010-08-23 - 2012-08-15 - G11C27/02
- 一种电路，包括输入、两个或更多采样电容器、用于将每一采样电容器连接至所述输入的装置、用于在重置相态中将所述采样电容器放电至给定电压的装置、用于采用所述采样电容器两端的电压在保持相态中做进一步处理的装置，以反相操作所述两个采样电容器，从而在一个信道处于保持相态的时间周期内执行另一个信道的重置相态和采样相态。
- 用于波形数字化的快速读出方法和开关电容器阵列电路-200880109947.9
- S·里特;R·蒂纳波里 - 保罗·谢勒学院
- 2008-09-02 - 2011-01-19 - G11C27/02
- 本发明说明一种用于减小开关电容器阵列(SCA)电路的读出时间的技术。一种可能的实施方案是能够以10MSPS到5GSPS的采样速度来采样12个差分输入通道的SCA芯片。模拟波形可以被存储在每个通道的1024个采样单元中，并且可以在经由以33MHz被时钟控制的移位寄存器采样之后被读出以用于外部数字化。用于采样单元的写入信号由在芯片上生成的逆变器链(多米诺原理)生成。多米诺波连续运行直到通过触发器被停止。读取移位寄存器将采样单元的内容时钟控制给多路复用输出端或者单个输出端，其中可以利用外部ADC将其数字化。可以仅读出波形的一部分以减小数字化时间。高通道密度、450MHz的高模拟带宽以及(在偏移校准之后)0.35mV的低噪声使该芯片理想地适合用于低功率、高速度、高精度波形数字化。以辐射硬设计通过先进的CMOS工艺来制造，该芯片可用于64引线薄型四边扁平封装(LQFP)和64管脚四边扁平无引线封装(QFN)中。
- 用于CMOS成像像素检测器的紧凑且精确的模拟存储器-200880117824.X
- 维塔利·苏什科夫 - NXP股份有限公司
- 2008-11-26 - 2010-10-27 - G11C27/02
- 本发明涉及一种模拟存储器电路，即，采样和保持电路，其中，使用晶体管电路使开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。模拟存储器电路包括存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口连接基准电位(106)。第一晶体管(108)(开关晶体管)的漏极连接至存储电容器(102)的第二端。第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)连接至用于提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)连接至第一电流宿(116)。第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极。第一晶体管(108)的源极连接至第三晶体管(120)的源极。第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)连接至第二电流宿(124)。根据本发明，馈通误差是恒定的，与输入信号电平无关。
- 时间交织的跟踪和保持-200880106380.X
- 西蒙·M·路易斯蒙;马尔腾·韦尔特雷格特 - NXP股份有限公司
- 2008-09-09 - 2010-08-11 - G11C27/02
- 本申请涉及一种装置，该装置包括具有至少三个端子的第一晶体管元件以及至少一个开关单元。本申请还涉及一种方法、其上存储有计算机程序的计算机可读介质、以及包括该装置的跟踪和保持电路。该装置包括具有至少三个端子的第一晶体管元件，其中，为第一端子提供第一电压以及为第二端子提供第二电压。该装置包括第一开关单元，其中，第三端子经由所述第一开关单元连接至地电位。晶体管元件包括预定的阈值电压。第一电压和第二电压是预定的交流电压。晶体管元件配置用于使得在第一预定交流电压与第二预定交流电压之间的差分电压高于预定的阈值电压并且第一开关单元不导通时，利用所述第一预定交流电压来对所述第三端子充电。
- 信号采样电路-200880106576.9
- 西蒙·M·路易斯蒙;马尔腾·韦尔特雷格特 - NXP股份有限公司
- 2008-09-12 - 2010-08-11 - G11C27/02
- 本发明公开了一种用于对信号进行采样的采样电路。所述采样电路包括：多个采样通道，适于以时间复用的方式对信号进行采样，每个采样通道包括经由相应输出开关连接至相应模数转换器的相应跟踪保持电路。每个通道的输出开关在跟踪时间段内打开，在所述跟踪时间段内跟踪保持电路处于对信号进行采样的跟踪模式；并且在保持时间段内闭合，在所述保持时间段内跟踪保持电路处于输出采样信号的保持模式。所述保持时间段包括至少与跟踪时间段一样长的建立时间段。跟踪保持电路使用所述建立时间段来将模数转换器的输入电容充电至根据采样信号的电压。
- 基于阈值取消功能的钟控浮栅MOS管的采样保持电路-200910155844.2
- 杭国强;李锦煊 - 浙江大学
- 2009-12-29 - 2010-07-07 - G11C27/02
- 本发明公开了一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路。包括基于钟控浮栅MOS管的采样保持电路和阈值取消电路，PMOS管的漏极与单刀双掷开关的第二脚相连，栅极通过第一开关与电源相连，栅极通过第二开关接地，源极和衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，栅极与单刀双掷开关的第二脚相连，源极和衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。通过PMOS管和NMOS管提取出NMOS管的阈值电压，并加到钟控浮栅NMOS管的输入栅极，使整个电路达到取消阈值损失的效果，提高采样保持电路的精度。本发明的结构简单，功耗很低。
- 用于采样和保持器件的泄漏补偿-200910173581.8
- 王兆军 - 电力集成公司
- 2009-09-17 - 2010-03-24 - G11C27/02
- 本发明公开了用于采样和保持器件的泄漏补偿。在一个方面，采样和保持电路包括第一和第二开关。第一开关可以被耦合来接收输入信号并利用第一电容器采样输入信号。第一漏电流在第一开关的第一和第二导电端子之间流动并且在第一电容器中累积为第一漏电荷。第二漏电流在第二开关的第一和第二导电端子之间流动并且在第二电容器中累积为第二漏电荷。偏移电路通过从响应于所保持的采样信号以及经由第一开关累积的电荷而产生的信号中减去一个量来产生补偿采样值，其中，该量是响应于第二电容器中累积的漏电荷而产生的。
- 不受开关寄生效应影响的采样器阻断器-200880008089.9
- R·莫里松 - E2V半导体公司
- 2008-03-03 - 2010-02-10 - G11C27/02
- 本发明涉及采样-保持模块，尤其涉及意欲置于模拟-数字转换器上游的采样-保持模块。该采样-保持模块常规上包括晶体管(T1，T2)差分对、跟随器晶体管(T3)和存储电容器Cech。在采样阶段期间通过由第一电流开关(T4，T7)施加发射极电流来导通跟随器晶体管，并可以在保持阶段期间通过向其基极施加截止电压使其截止。根据本发明，该采样-保持模块的运行具有保持阶段(HB)，该保持阶段在采样阶段(HE)的结束时刻同时开始，并在开始新的采样阶段之前终止。这样就在保持阶段结束和新采样阶段开始之间过渡时避免了开关尖峰。
- 采样保持电路及数字模拟转换电路-200910139966.2
- 土弘 - 恩益禧电子股份有限公司
- 2009-07-17 - 2010-01-20 - G11C27/02
- 提供一种高精度输出的采样保持电路及串行DAC，即使进行电荷分配的电容的电容值较小，放大器的输入电容(栅极电容)引起的输出误差也较小。具有：电容元件(C11、C12)，经由开关(110)进行电荷分配；差动电路；放大级(16)，输入该差动电路的输出，输出连接到输出端子(N9)；以及采样电压供给电路(17)，向电容元件(C11、C12)中的至少一方的一端提供采样电压，上述差动电路具有：MOS晶体管(M1)；MOS晶体管(M2)；以及负载电路(15)，连接在MOS晶体管(M1、M2)的漏极和第2电源端子之间。
- 峰值采样保持电路，峰值采样保持方法及应用-200910101304.6
- 王文建;姚云龙 - 杭州士兰微电子股份有限公司
- 2009-07-29 - 2009-12-30 - G11C27/02
- 本发明公开了峰值采样保持电路和峰值采样保持方法。峰值采样保持电路包括峰值采样模块、峰值采样缓冲输出模块、峰值保持模块、峰值输出缓冲模块和清零模块：所述峰值采样模块采样输入信号的各个时间点的峰值电压；所述峰值采样缓冲输出模块对所述峰值电压进行跟随，并增强所述峰值电压的负载驱动能力；所述峰值保持模块对峰值采样缓冲输出模块输出的电压进行保持；所述峰值输出缓冲模块增强所述峰值保持模块的输出负载能力；所述清零模块在峰值保持模块输出电压后，将峰值采样模块输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。利用本发明可以较好地再现输入信号的峰值，并可将峰值采样保持电路应用到电源系统上。
- 用于进行时间测量的电荷保持电路-200780036057.5
- 弗兰西斯科·拉·罗萨 - 意法半导体有限公司
- 2007-07-20 - 2009-12-09 - G11C27/02
- 本发明涉及一种用于进行时间测量的电子电荷保持电路，包括：至少第一电容元件(C1)，其第一电极(21)连接到浮动节点(F)；至少第二电容元件(C2)，其第一电极连接到所述浮动节点(F)，该第一电容元件具有通过其电介质隔片(23)的漏电量，并且第二电容元件的电容大于第一电容元件的；以及至少第一晶体管(5)，其绝缘控制端子连接到所述浮动节点。
- 用于进行时间测量的电荷保持电路的编程-200780036108.4
- 弗兰西斯科·拉·罗萨 - 意法半导体有限公司
- 2007-07-20 - 2009-12-02 - G11C27/02
- 一种用于控制电子电荷保持电路以进行时间测量(10)的方法，包括：至少一个第一电容元件(C1)，其电介质具有漏电量，以及至少一个第二电容元件(C2)，第二电容元件的电介质比第一电容元件的电介质大，所述两个元件具有用于确定浮动节点(F)的公共电极，所述浮动节点可与用于测量其残留电荷的元件(5，6)相连接，其中通过经由第一元件注入或提取电荷来获得电荷保持周期的编程或初始化。
- 一种模拟信号采样电路以及一种开关电容电路-200910087802.X
- 龚川 - 北京中星微电子有限公司
- 2009-06-26 - 2009-11-25 - G11C27/02
- 本发明提供了一种模拟信号采样电路，能够使电路具有高线性度，同时，能实现对低于电路中最低电压的信号进行处理。所述模拟信号采样电路通过设置电压恒定模块，产生恒定的电压，作为被用作开关管的PMOSFET管导通时的栅源极之间的电压，能使PMOSFET管处在导通状态时，栅极与源极之间的电压保持恒定，不随输入信号的变化而变化，从而使PMOSFET管的导通电阻也不随输入信号的变化而变化，最终使PMOSFET管具有恒定的导通电阻，使经过PMOSFET管的信号失真很小，实现了高线性度采样。本发明还提供了一种开关电容电路。
- 采样保持电路及CCD图像传感器-200910128858.5
- 原口能纯 - 恩益禧电子股份有限公司
- 2009-03-19 - 2009-09-23 - G11C27/02
- 本发明提供一种采样保持电路及CCD图像传感器，通过一个电路更有效地降低噪声。根据采样的速度，能够按两个以上的阶段切换采样保持时用于采样的MOS晶体管MSH1、MSH2的导通电阻。其中，包括电平调整电路(20)，其产生能够改变电压的采样保持脉冲信号φSH1S、φSH2S，并将该信号传递给所述MOS晶体管MSH1、MSH2的栅极，以能够切换MOS晶体管MSH1、MSH2的导通电阻。
- 一种采样保持单元及其中的电压处理方法、电子设备-200910129971.5
- 庞世甫;刘永平;王学权 - 华为技术有限公司
- 2009-04-10 - 2009-08-19 - G11C27/02
- 本发明实施例提供一种采样保持单元及其中的电压处理方法、电子设备。本发明实施例的采样保持单元中的电压处理方法包括：当第一时钟为低电平时，若采样数据的取值为0，则输出第一电压给第一电容的第一端且输出第二电压给所述第一电容的第二端，若采样数据的取值为1则输出第二电压给所述第一电容的第一端且输出第一电压给所述第一电容的第二端；所述第一电压和第二电压不相等且不为零。通过本发明实施例，可以减小噪声和芯片的面积，降低芯片电路设计的复杂度和成本。
- 取样维持放大器-200910005713.6
- 周煜凯 - 联发科技股份有限公司
- 2009-02-03 - 2009-08-12 - G11C27/02
- 本发明提供一种取样维持放大器，所述取样维持放大器包括取样维持电路及缓冲电路。取样维持电路接收输入信号，且根据控制信号来将输入信号传送至第一节点。缓冲电路耦接于供电电源与接地端之间，且受控于第一节点以提供输出信号至输出节点。缓冲电路包括原生金属氧化物半导体晶体管，且所述原生金属氧化物半导体晶体管耦接于输出节点。
- 采样数据电路的偏移消除-200780018645.6
- 李海升 - 剑桥模拟技术有限责任公司
- 2007-03-15 - 2009-06-03 - G11C27/02
- 一种具有有效的偏移消除的基于比较器的电路包括第一放大器和第二放大器以及操作地连接到第一放大器和第二放大器的偏移电容。偏移电压源产生偏移电压。第一开关在第一时间段内将偏移电压源连接到地电位。第一放大器响应于第一开关在第一时间段内将偏移电压源连接到地电位而产生输出电压。第二开关在第二时间段内将偏移电容连接到地电位。第一开关在第三时间段内将偏移电压从地电位断开，并且第二开关在第三时间段内将偏移电容从地电位断开。
- 一种采样保持器及采样保持方法-200710124619.3
- 阮建;李崇仁 - 北京大学深圳研究生院
- 2007-11-20 - 2009-04-22 - G11C27/02
- 本发明公开了一种采样保持器，包括第一级采样保持电路和第二级采样保持电路，第一级采样保持电路的输入正、负端接入外部信号，第一级采样保持电路的输出正、负端耦合到第二级采样保持电路的输入正、负端，第一级采样保持电路具有实现低于一倍数放大的第一级运算放大器，第二级采样保持电路具有实现高于一倍数放大的第二级运算放大器，外部信号经由第一、二级采样保持电路相配合的采样、保持以及放大作用后，从第二级采样保持电路的输出正、负端输出。本发明同时公开了一种采样保持方法。作为一种信号处理基本模块，本发明用于对外部输入信号进行前端处理，在实现高可靠性的前提下，以结构的简单保证信号转换的速度、精度。
- 专利分类
