[发明专利]保护电路

说明书

本发明提出一保护电路，该保护电路包括一静电放晶体管以及一辅助电路。该静电放晶体管具有一源极、一栅极、以及一漏极。该辅助电路电性连接至该静电放晶体管。当一电源以正接方式电性连接至该保护电路时，该辅助电路以及该静电放晶体管被导通。当该电源以反接方式电性连接至该保护电路时，该辅助电路被导通以关闭该静电放晶体管。该保护晶体管能保护该保护电路与静电放晶体管，以延长该保护电路寿命。

技术领域

本发明关于一保护电路，特别涉及当一负电压施加于一静电放晶体管时，会关闭该静电放晶体管的一保护电路。

背景技术

现有技术中已有许多实现保护电路的方法。请参照图1，图1是依据现有技术的一保护电路的栅极电阻接地N型场效晶体管(GRNMOS)的结构示意图。该保护电路包括一静电放晶体管M0以及一电阻R0。当一电源供应一正电压VBAT，像是4V，该静电放晶体管M0被关闭，而当一电源供应一负电压VBAT，像是-4V，则该静电放晶体管M0被完全导通以达到保护电路效果。

请参照图2，图2是依据现有技术的一保护电路的电阻电容反接地N型场效晶体管(RC-INVNMOS)的结构示意图，该保护电路包括一静电放晶体管M0、一电阻R1、一电容C1、一晶体管MP1，以及一晶体管MN1。当一电源供应一正电压VBAT时，像是4V，该静电放晶体管M0被关闭，而当一电源供应一负电压VBAT时，像是-4V，通过晶体管MP1与晶体管MN1的寄生二极管，该静电放晶体管M0被半开启，以保护电路。

然而，该静电放晶体管M0只能被用来保护被施加负电压的电路一次，因此如何延长该保护电路的寿命是相当重要的。

发明内容

本发明的一目的是提出一种保护电路，且该保护电路能在当一负电压施加于一静电放晶体管时，关闭该静电放晶体管。

本发明一实施例提出了一保护电路，该保护电路包括一静电放电(electro-static discharge,ESD)晶体管、一保护晶体管、一电容、以及一第一电阻。该静电放晶体管具有一源极、一栅极、以及一漏极。该保护晶体管具有一栅极、一源极、以及一漏极，该漏极电性连接至该静电放晶体管的该栅极。该电容具有一第一电极与一第二电极，该第一电极电性连接至该保护晶体管的该栅极，且该第二电极电性连接至该保护晶体管的该源极。该第一电阻具有一第一电极，该第一电极电性连接至该保护晶体管的该漏极。一电源电性连接至该保护电路，且该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压，以确保当该电源供应一负电压给该保护晶体管时，该静电放晶体管在一关闭状态。

本发明另一实施例提出了一保护电路，该保护电路包括一静电放晶体管、一保护晶体管、一电容、一第一电阻、以及一第二电阻。该静电放晶体管具有一源极、一栅极、以及一漏极。该保护晶体管具有一栅极、一源极、以及一漏极，该漏极电性连接至该静电放晶体管的该栅极。该电容具有一第一电极与一第二电极，该第一电极电性连接至该保护晶体管的该栅极，且该第二电极电性连接至该保护晶体管的该源极。该第一电阻具有一第一电极，该第一电极电性连接至该保护晶体管的该漏极。该第二电阻具有一第一电极，该第一电极电性连接至该电容。一电源电性连接至该保护电路，且该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压，以确保当该电源供应一负电压给该保护晶体管时，该静电放晶体管在一关闭状态。

本发明又一实施例提出了一保护电路。该保护电路包括一静电放晶体管以及一辅助电路。该静电放晶体管具有一源极、一栅极、以及一漏极。该辅助电路电性连接至该静电放晶体管。当一电源以正接方式电性连接至该保护电路时，该辅助电路以及该静电放晶体管被导通。当该电源以反接方式电性连接至该保护电路时，该辅助电路被导通以关闭该静电放晶体管。

因此，本发明所加入的该保护晶体管还进一步能保护该保护电路与静电放晶体管，以及延长该保护电路寿命。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。