[发明专利]具有低起始电压的SiC FET组件及其制造方法

说明书

本发明公开了一种具有低起始电压的SiC FET组件及其制造方法，其包括绝缘层等，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。本发明可以解决传统MOSFET回复时间过长的问题，降低常见于SiC组件高启始电压的缺点和改善SiC MOSFET组件中栅氧化层因高电场所造成的可靠度问题，大幅提升功率器件的效率，具有快速回复的能力，降低组件的起始电压和改善SiC组件操作于反转模式下载子迁移率降低的问题。

技术领域

本发明涉及一种SiC(碳化硅)FET(Field Effect Transistor的缩写，场效应晶体管)组件及其制造方法，特别是涉及一种具有低起始电压的SiC FET组件及其制造方法。

背景技术

一般SiC MOSFET的组件架构由于SiC可以承受较高的临界电场，在设计上我们可以较浓的N型衬底和P井区的浓度来获得足够的耐压能力，但是较浓的P井区会提高组件的起始电压，加上SiC本身具有较高的能隙，因此SiC MOSFET需要更高的闸极电压(gatevoltage)来形成反转层导通电流，因此在组件的设计上很难降低SiC MOSFET的起始电压；另外在这样的组件架构下，他本身寄生的diode只是单纯的PN diode并不具有快速回复能力，对于高速应用中要求组件具有快速二极管回复时间(Trr)的特性，这是SiC MOSFET另一个待解决的问题。

发明内容

本发明所要解决的技术问题是提供一种具有低起始电压的SiC FET组件及其制造方法，其能够较易地降低组件的起始电压，具有快速回复能力。

本发明是通过下述技术方案来解决上述技术问题的：本发明提供一种具有低起始电压的SiC FET组件，其包括绝缘层、多晶硅栅层、栅氧化层、铝硅铜层、肖基特层、N井区、P型碳化硅层、N型碳化硅外延区、N型漏极层、N型源极层，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N 型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。

本发明还提供一种具有低起始电压的SiC FET组件的制造方法，其包括以下步骤：

步骤一：第一沟槽曝光显影及蚀刻；

步骤二：在蚀刻及光阻去除后，沉积P型碳化硅；

步骤三：碳化硅回蚀刻；

步骤四：闸极沟槽曝光显影及蚀刻；

步骤五：闸极氧化层的生成与门极多晶硅沉积；

步骤六：多晶硅回蚀刻；

步骤七：源极曝光显影及N型重参杂离子的植入；

步骤八：介电层沉积及连接层曝光显影及蚀刻；

步骤九：肖特基金属层沉积；

步骤十：金属层沉积曝光显影及蚀刻；

步骤十一：护层沉积以及护层曝光显影及蚀刻。

本发明的积极进步效果在于：本发明具有肖特基二极管，可以解决传统MOSFET 内部寄生PN结回复时间过长的问题，另外可以降低常见于SiC组件高启始电压的缺点和改善SiC MOSFET组件中栅氧化层因高电场所造成的可靠度问题；SiC材料因为具有较高的能隙和更高的临界崩溃电场的特性，因此可以大幅提升功率器件的效率；具有内建的肖特基二极管和PN结，因此具有快速回复的能力；由于组件主要操作在载子累积模式，可以降低组件的起始电压和改善SiC组件操作于反转模式下载子迁移率降低的问题。