[发明专利]半导体装置结构的形成方法

说明书

提供半导体装置结构的形成方法，此方法包含在介电层上方形成第一掩模层，第一掩模层具有沟槽，沟槽具有内壁和底表面。此方法包含在第一沟槽中形成第二掩模层。此方法包含移除覆盖底表面的第二掩模层，以在第二掩模层中形成第二沟槽，第二沟槽暴露出底表面且在介电层的第一部分上方，留下的第二掩模层覆盖内壁。此方法包含移除第一部分、第一掩模层和第二掩模层，以在介电层中形成第三沟槽。此方法包含在第三沟槽中形成导电结构。

技术领域

本发明实施例有关于半导体技术，且特别是有关于半导体装置结构的形成方法。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的元件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施。因此，形成越来越小的尺寸的可靠的半导体装置是个挑战。

发明内容

在一些实施例中，提供半导体装置结构的形成方法，此方法包含在介电层上方形成第一掩模层，其中第一掩模层具有第一沟槽，且第一沟槽具有内壁和底表面；在第一沟槽中形成第二掩模层；移除覆盖底表面的第二掩模层，以在第二掩模层中形成第二沟槽，其中第二沟槽暴露出底表面且在介电层的第一部分上方，且留下的第二掩模层覆盖内壁；移除第一部分、第一掩模层和第二掩模层，以在介电层中形成第三沟槽；以及在第三沟槽中形成导电结构。

在一些其他实施例中，提供半导体装置结构的形成方法，此方法包含在介电层上方形成第一掩模层，其中第一掩模层具有第一沟槽和第二沟槽，且第一沟槽具有第一内壁和第一底表面；在第一内壁上方顺应性形成第二掩模层，其中第二掩模层具有在第一沟槽中的第三沟槽并暴露出第一底表面，第三沟槽比第二沟槽窄，且第三沟槽和第二沟槽分别在介电层的第一部分和第二部分上方；移除第一部分、第二部分、第一掩模层和第二掩模层，以在介电层中形成第四沟槽和第五沟槽，其中第四沟槽比第五沟槽窄；以及分别在第四沟槽和第五沟槽中形成第一导电结构和第二导电结构。

在一些其他实施例中，提供半导体装置结构的形成方法，此方法包含在介电层上方形成第一掩模层，其中第一掩模层具有第一沟槽和第二沟槽，且第一沟槽具有第一内壁和第一底表面；在第一掩模层的顶表面和第一内壁上方形成第二掩模层，其中在第一内壁上方的第二掩模层的厚度沿远离介电层的方向增加，第二掩模层具有在第一沟槽中的第三沟槽并暴露出第一底表面，且第三沟槽和第二沟槽分别在介电层的第一部分和第二部分上方；移除第一部分、第二部分、第一掩模层和第二掩模层，以在介电层中形成第四沟槽和第五沟槽，其中第四沟槽比第五沟槽窄；以及分别在第四沟槽和第五沟槽中形成第一导电结构和第二导电结构。

附图说明

根据以下的详细说明并配合附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，附图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1A-1M为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图2A-2C为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图3A-3H为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图4A-4F为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

其中，附图标记说明如下：

110 半导体基底