[发明专利]具有非易失性存储能力的存储结构及其操作方法

说明书

本发明涉及具有非易失性存储能力的存储结构及其操作方法。本公开提供了具有类似静态RAM的操作特性的存储单元或存储结构，但是其仍然在单个位的基础上提供非易失性存储能力。为此，诸如铁电晶体管元件的非易失性存储元件可以设置在反相器结构内，以便允许通过增加用于操作该反相器的电压差而在任何期望的操作阶段存储逻辑状态。在示例性实施例中，存储的逻辑状态可以在上电事件期间重新建立。

技术领域

一般而言，本公开涉及电子数据存储技术，其中在存储结构断电之后维持存储结构的逻辑状态。

背景技术

在包括电子部件的许多技术系统中，必须实施各种不同的电子数据存储技术以保证相应技术系统的适当的运行。例如，在许多应用中，不同类型的信息必须被处理并因此被存储，这通常是基于数字数据来完成。信息的基本实体可以被认为是具有承担两种不同逻辑状态的能力的实体。当在硬件中实现相应的逻辑状态时，必须提供适当的电子配置，该电子配置能够呈现两种不同的电子状态。这些不同的电子状态可以在“读取”相应的逻辑状态时被有效地检测到，并且这些不同的电子状态可以通过适当地对所需的逻辑状态进行“写入”或“编程”来根据底层信息位而容易地被改变。为此，诸如寄存器、存储单元等的各种各样的电子配置在本领域中是公知的，其中每种类型的存储结构可以表现出特定的操作优点和缺点。

例如，如果要将大量的数据暂时存储在诸如计算机、微控制器等的电子设备中，则可能需要频繁地存取数据。如果非常高的存取速度不是最优先的，则可以频繁地使用所谓的动态存储器，其可以被有效地实现为需要单个存储电容器和用于实现单个信息位的一个晶体管的集成电路区域。由于必须周期性地刷新相应存储电容器中的电荷的这样的事实并且由于在对相应的存储电容器进行“写入”或“编程”时需要移位相对高的电荷量，所以与所谓的静态存储器结构相比，可达到的存取速度降低。在这些静态存储器结构中，可以通过诸如晶体管的电路元件的导通状态来确定某个逻辑状态，并且通过改变该电路元件的状态来实现逻辑状态的改变，由此提供基本上由相关电路元件的切换时间确定的存取速度。因此，在这种情况下，静态存储器单元的逻辑状态的改变可以按照考虑到的技术节点的各个晶体管元件的切换时间的量级来改变。尽管上述特定的存储技术可以表示高效的技术，其可以容易地在任何类型的集成电路中实现，但是数据存储受限于设备被上电的时间。在断电事件之后，数据丢失。

因此，已经开发了许多非易失性数据存储技术，诸如基于磁存储设备、光存储技术的大容量存储系统，其通常被提供作为能够存储大量数据的外围系统，然而，这需要相对长的存取时间。因此，为了实现非易失性存储技术以补充或替代基于半导体的存储结构，已经做出了重大努力。例如，闪存可以用作非易失性存储结构，其中可以动态地重新配置的被适当设计的电容结构被用在晶体管配置中，以特别地影响晶体管特性，诸如阈值电压等。例如，电荷载流子可以被注入到晶体管沟道附近的电介质材料中或被从其中移除，以便基于电介质材料内的载流子来控制晶体管的性能。以这种方式，当操作晶体管时可以容易地检测到晶体管特性的差异，并且因此可以检测到反映期望的逻辑状态的电容配置的特定状态，从而该特定的状态由此被“读出”。另一方面，通过改变晶体管元件中的电容配置，可以在其中存储期望的逻辑状态，这通常通过建立特定的操作条件来完成，以便对相应的晶体管进行“编程”。以这种方式，单个晶体管可能足以存储单个位的信息，这可能需要用于在对存储晶体管进行编程时建立特定操作条件的任何额外的电路。尽管闪存结构的这样的存储晶体管(其中电荷可以被俘获在晶体管的栅电极的特定部分中或被从该晶体管的栅电极的特定部分中释放)可以提供用于存储单个位信息的非常有效的解决方案，然而特别地，先进半导体器件的持续缩放可能导致极大的困难。也就是说，当形成相应的栅电极结构时，这样的存储晶体管的整个栅极尺寸的进一步减小可能需要高度复杂的技术。因此，这种浮栅型存储晶体管的实现可能导致极大的挑战，由此需要额外的努力并增加制造工艺的复杂性，这最终可能导致总体成本增加。

在其他方法中，已经利用铁电效应来提供诸如电阻器、晶体管等的电路元件，其中铁电材料可以被极化以适当地影响操作特性。然后相应的极化状态可以被认为是相应的逻辑状态，因此可以将其写入到包括该极化的铁电材料的对应的电路元件中或者可以将其从包括该极化的铁电材料的对应的电路元件中读出。