[发明专利]三维半导体器件及其形成方法

说明书

提供一种三维半导体器件及其形成方法。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并交叉第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在第一区域上并且在从第一区域到第二区域的方向上延伸；以及至少一个次分离图案，设置在第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在第二区域上的栅电极。栅电极包括在第二区域上的焊盘部分，焊盘部分比设置在第一区域上的栅电极更厚并与至少一个次分离图案接触。

技术领域

本公开涉及半导体器件，例如涉及三维半导体器件及其形成方法。

背景技术

为了提高各种产品的价格竞争力，对半导体器件的提高的集成度的需求已经增加。为了提高半导体器件的集成度，已经提出了新的三维半导体器件。

发明内容

本公开的一方面可以提供具有提高的可靠性的三维半导体器件及其形成方法。

本公开的一方面可以提供具有提高的耐久性的三维半导体器件及其形成方法。

根据本公开的一方面，提供一种三维半导体器件。三维半导体器件包括包含第一区域和第二区域的基板。三维半导体器件包括第一栅电极和第二栅电极，第一栅电极和第二栅电极顺序地堆叠在基板的第一区域上并且平行于基板的表面且在从第一区域到第二区域的第一方向上延伸。第一栅电极和第二栅电极中的每个包括设置在第一区域上的第一单元栅极部分，并且包括在第一方向上从第一单元栅极部分延伸的第一栅极延伸部分和第二栅极延伸部分。第一栅电极包括第一焊盘部分，而第二栅电极包括第二焊盘部分。三维半导体器件包括设置在基板的第一区域上并穿透第一栅电极和第二栅电极的沟道结构。第二栅电极的第二焊盘部分设置在第二栅电极的第二栅极延伸部分的端部上，而第二栅电极包括设置在第二栅电极的第一栅极延伸部分的端部上的突出部分。

根据本公开的一个方面，提供一种三维半导体器件。三维半导体器件包括包含第一区域和第二区域的基板。三维半导体器件包括第一主分离图案和第二主分离图案，第一主分离图案和第二主分离图案设置在基板上并且交叉基板的第一区域和第二区域。三维半导体器件包括设置在第一主分离图案与第二主分离图案之间并形成堆叠栅极组的栅电极。栅电极顺序地堆叠在基板的第一区域上在从第一区域到第二区域的方向上延伸。三维半导体器件包括至少一个次分离图案，其被设置在基板的第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在基板的第二区域上的栅电极。栅电极的每个包括在基板的第二区域上的焊盘部分。焊盘部分比设置在第一区域上的栅电极中的每个更厚并且接触所述至少一个次分离图案。

根据本公开的一方面，提供一种三维半导体器件。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并且交叉基板的第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在基板的第一区域上、在从第一区域到第二区域的方向上延伸、并且包括在基板的第二区域上的焊盘部分；至少一个次分离图案，设置在基板的第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在基板的第二区域上的栅电极；以及在焊盘部分上的接触插塞。接触插塞在从焊盘部分的上表面到焊盘部分的内部的方向上延伸，并且焊盘部分接触至少一个次分离图案。