[发明专利]半导体器件的形成方法

说明书

本发明公开了一种半导体器件的形成方法，包括：在半导体衬底上形成金属连接层，并在金属连接层上形成盖层；形成低k介电层，低k介电层形成于盖层的上方，在低k介电层上形成层间介质层，并在层间介质层上形成硬掩膜层；以硬掩膜层为掩膜刻蚀层间介质层以形成连接孔，暴露低k介电层；形成覆盖连接孔的内壁的侧墙；和除去暴露的低k介电层和硬掩膜层。避免低k介电层出现刻蚀过度产生的缺陷，保证了低k介电层结构尺寸的规整。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体器件尺寸的减小，不同半导体器件之间的位置开始由平面向立体堆叠方向发展，不同的半导体器件之间通过金属线连接。在形成金属连接线时，通常要在器件之间形成金属连接孔，从而填充金属材料。

现有技术中，通常以硬掩膜层为掩膜形成金属连接孔，暴露出低k介电层，然后用湿法刻蚀工艺先去除硬掩膜层，然后去除低k介电层。这种工艺容易在除去硬掩膜层后对低k介电层造成不可控的缺陷损伤，降低了半导体器件的性能。

因此，亟需一种既能除去硬掩膜层又不会对低k介电层造成缺陷损伤的半导体器件的形成方法。

发明内容

本发明实施例公开了一种半导体器件的形成方法，在形成的连接孔内壁形成侧墙，后续再利用原子层刻蚀工艺去除低k介电层和硬掩膜层，避免对余下的低k介电层过度刻蚀而出现缺陷。

本发明公开了一种半导体器件的形成方法，包括：在半导体衬底上形成金属连接层，并在金属连接层上形成盖层；形成低k介电层，低k介电层形成于盖层的上方，在低k介电层上形成层间介质层，并在层间介质层上形成硬掩膜层；以硬掩膜层为掩膜刻蚀层间介质层以形成连接孔，暴露低k介电层；形成覆盖连接孔的内壁的侧墙；和除去暴露的低k介电层和硬掩膜层。

根据本发明的一个方面，形成硬掩膜层的材料包括：TiN、TaN、AlN中的一种或多种。

根据本发明的一个方面，形成低k介电层的材料包括：AlN和/或Al₂O₃。

根据本发明的一个方面，形成低k介电层的工艺为原子层沉积工艺。

根据本发明的一个方面，除去暴露的低k介电层和硬掩膜层的工艺过程包括：先除去低k介电层，再除去硬掩膜层。

根据本发明的一个方面，除去低k介电层的工艺包括原子层刻蚀工艺。

根据本发明的一个方面，原子层刻蚀工艺的工艺步骤包括：乙酰丙酮锡Sn(acac)₂、氟化氢HF与低k介电层中的Al₂O₃进行化学反应，生成易去除的产物Al(acac)₃，不断地进行化学反应，直至将暴露的低k介电层除去，化学反应的温度为150℃～250℃。

根据本发明的一个方面，除去硬掩膜层的工艺为干法刻蚀工艺。

根据本发明的一个方面，干法刻蚀工艺包括第一化学干法刻蚀。

根据本发明的一个方面，第一化学干法刻蚀的工艺条件包括：气体CF₄、N₂、O₂中的一种或多种混合，CF₄的气体流量范围为10sccm～50sccm，N₂的气体流量范围为30sccm～100sccm，O₂的气体流量范围为5sccm～30sccm，反应温度范围为20℃～70℃，反应时间范围为100s～300s。

根据本发明的一个方面，第一化学干法刻蚀对硬掩膜层和对层间介质层的刻蚀选择比大于等于100。

根据本发明的一个方面，第一化学干法刻蚀对硬掩膜层和对侧墙的刻蚀选择比大于等于20。