[发明专利]有带对准栅电极的垂直晶体管的半导体器件及其制造方法在审
| 申请号: | 201810156564.2 | 申请日: | 2018-02-24 |
| 公开(公告)号: | CN108511526A | 公开(公告)日: | 2018-09-07 |
| 发明(设计)人: | 朴星一;金昶熹;李允逸;M.坎托罗;刘庭均;李东勋 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/423 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 绝缘层 源极/漏极区 半导体器件 栅电极 衬底 垂直晶体管 顶端处 侧壁 底端 制造 对准 | ||
一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上,第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。
技术领域
本发明构思的实施方式涉及半导体器件及其制造方法。
背景技术
半导体器件由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子工业中。半导体器件可以被分为存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件、以及既有半导体存储器件的功能又有半导体逻辑器件的功能的混合半导体器件中的任何一种。
由于对高速和/或低电压半导体器件的持续需求,半导体器件已经高度集成以满足这些需求。半导体器件的可靠性可能通过高集成密度而劣化。然而,半导体器件通常需要高可靠性。因此,继续研究用于提高半导体器件可靠性的新技术。
发明内容
本发明构思的实施方式可以提供具有拥有提高的均匀性的阈值电压的垂直场效应晶体管。
本发明构思的实施方式还可以提供制造具有减小的晶体管栅长度(例如有效栅长度)的差异的半导体器件的方法。
在一些实施方式中,一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上,第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。
在另外的实施方式中,一种制造半导体器件的方法包括形成从半导体的表面突出的有源柱、在有源柱的底端处在半导体衬底中形成第一源极/漏极区、以及形成覆盖有源柱的第一绝缘层。第一绝缘层的一部分被去除以暴露有源柱的上部,并且第二源极/漏极区形成在有源柱的暴露的上部上,第二源极/漏极区具有比有源柱更大的宽度并与第一绝缘层间隔开。第二绝缘层形成在第二源极/漏极区的侧壁和底表面上。第一绝缘层的一部分被去除以暴露第二绝缘层的底表面和有源柱的侧壁的一部分。栅电极形成在第二绝缘层的底表面上以及在有源柱的侧壁上。
在另外的实施方式中,一种半导体器件包括半导体柱、以及邻接半导体柱的端部并具有比半导体柱的宽度更大的宽度的源极/漏极区。第一绝缘层设置在半导体柱的侧壁上,第二绝缘层设置在源极/漏极区的与半导体柱的侧壁相邻的表面上。栅电极设置在第一绝缘层和第二绝缘层上。
附图说明
本发明构思将鉴于附图和所附的详细描述变得更加明显。
图1是示出根据本发明构思的一些实施方式的半导体器件的俯视图。
图2是沿图1的线A-A'截取的剖视图。
图3至图15是示出根据另外的实施方式的用于制造半导体器件的操作的剖视图。
图16至图18是示出根据本发明构思的另外的实施方式的半导体器件的剖视图。
具体实施方式
在下文中,将参照附图更详细地描述本发明构思的实施方式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810156564.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





