[发明专利]半导体器件沟槽内场板埋层终端结构及制造方法

说明书

一种半导体器件沟槽内场板埋层终端结构及制造方法，属于半导体器件领域。半导体器件的终端结构包括位于半导体器件的半导体区内的浮空掺杂埋层、多个沟槽。多个沟槽中至少有一个沟槽内形成有n形内场板、至少有一个沟槽内形成有m形内场板。终端结构具有较好的终端效率，并且其耐压特性可以更容易地通过沟槽数目和浮空掺杂埋层长度来实现调节。

技术领域

本发明涉及半导体器件领域，具体而言，涉及一种半导体器件沟槽内场板埋层终端结构及制造方法。

背景技术

为了降低包含金属氧化物半导体结构(MOS)的器件的压降或通态电阻，随着半导体工艺的进步，沟槽结构的MOS器件逐渐成为产品主流。如沟槽MOSFET(Trench PowerMOSFET)、沟槽肖特基势垒二极管(TMBS diode)、沟槽IGBT(Trench IGBT)等沟槽结构功率半导体器件。对于沟槽结构的MOS器件的终端更多的是沿用平面器件的终端技术，如场板技术、场限环终端技术，JTE终端技术、VLD终端技术等。

针对于沟槽结构的MOS器件的终端改进的也有很多，如中国专利CN101371343B《自对准沟槽MOSFET结构和制造方法》，其采用宽沟槽场板方式。这种技术方案的不足之处是当沟槽较深时，终端的宽沟槽将严重破坏圆片。因此，在加工过程中晶圆片的表面不平将使光刻、刻蚀工艺控制难度增加。再如，中国专利CN102005475B《具有改进型终端的IGBT及其制造方法》。其技术方案是在场限环平面终端技术基础上进行的改进，因此终端的电压效率及终端面积的优化程度很难实现巨大改进。

发明内容

基于现有技术的不足，本发明提供了一种半导体器件沟槽内场板埋层终端结构及制造方法，以部分或全部地改善、甚至解决以上问题。

本发明是这样实现的：

在第一方面，本发明实施例的提供了一种半导体器件的终端结构。

终端结构包括位于半导体器件的半导体区内的浮空掺杂埋层、多个沟槽，多个沟槽中至少有一个沟槽内形成有n形内场板、至少有一个沟槽内形成有m形内场板。

在第二方面，本本发明的提供了一种半导体器件的终端结构的制备方法。

制备方法包括：

提供刻半导体基板，半导体基板具有多个沟槽和多个半导体立柱，相邻两个沟槽之间由半导体立柱区隔；

从多个半导体立柱中的一个或多个向半导体基板体进行推结，以形成延伸至沟槽底部以下的浮空掺杂扩散埋层；

在多个沟槽中的部分沟槽内形成内场板。

有益效果：

本发明实施例提供的半导体的终端结构至少具有以下这样一些特点：在芯片终端表面通过沟槽间的隔离实现了终端杂质纵向1维扩散，减小了横向扩散。采用“n”和“m”等形状的沟槽内场板，降低了芯片终端对外界的敏感性。

终端结构中，主要的耐压区(空间电荷扩展区)是浮空的埋层(根据实际的基底需求可以被设计为P型或N型)，因为埋层处于浮空状态，通过沟槽中内场板(可以是多晶)耦合。同时，应用的是从表面纵向扩散后，扩散区的前沿部分，所以不会因为浮空的例如P型埋层厚度而损失外延层的耐压。因为在沟槽的下方，对芯片外界的敏感性更低。

浮空的P型埋层，可以通过优化沟槽的间距分布，在沟槽下方实现杂质缓变分布埋层结构，从而实现非常高的终端效率，可以接近平面VLD终端效率。另外，依据耐压不同要求，只要调整沟槽数量以及浮空的P型埋层长度就可以实现。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1示出了本发明实施例提供的沟槽内场板埋层终端结构的示意图；