[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，在体衬底上的器件区域上形成第一外延层，器件区域的第一外延层中形成有外延柱，并在外延柱和第一外延层上形成第二外延层，而后，去除第一外延层，而后通过氧化工艺，将外延柱充分氧化，同时去除第二外延层的所在位置处的第一外延层和体衬底相对的表面也被氧化，从而在第二外延层和体衬底之间形成埋氧层，之后可以在器件区域的第二外延层上形成所需的器件结构，这样，就在体衬底上实现了SOI器件的制造。该方法通过体衬底形成SOI器件，降低制造成本。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。

背景技术

随着器件尺寸的不断减小，主流的纳米器件制程技术开始采用FD(FullyDepletion，全耗尽)SOI(Silicon Oxide Insulate，绝缘体上硅)技术，以抑制短沟道效应。

FD SOI技术中采用的SOI衬底，可以通过背栅加载电压，调节沟道中载流子的分布，加强栅极对沟道的控制能力，从而起到抑制短沟道效应的作用。然而，SOI衬底价格较高，特别是FD SOI技术中常采用的UTBBSOI(Ultra-Thin Body and Buried oxide SOI)衬底价格更是高昂，价格是普通SOI衬底的2-3倍。此外，背栅控制的实现也较为困难，需要增加多道工艺以及额外的硅片面积来实现。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件的制造方法，通过体衬底形成SOI器件，降低制造成本。

为实现上述目的，本发明有如下技术方案：

一种半导体器件的制造方法，包括：

提供体衬底，所述体衬底具有器件区域和非器件区域；

在所述体衬底上形成第一外延层，所述器件区域的第一外延层中具有暴露所述体衬底的通孔；

在所述通孔中形成外延柱，以及在所述第一外延层和所述外延柱上形成第二外延层，所述外延柱和所述第二外延层为半导体材料；

对所述非器件区域进行刻蚀，以形成至少暴露所述第一外延层侧壁的沟槽；

通过所述沟槽去除所述第一外延层；

进行氧化工艺，使得所述外延柱以及所述第二外延层和所述体衬底相对的表面氧化，以在所述第二外延层和所述体衬底之间形成埋氧层；

在所述器件区域的第二外延层上形成器件结构。

可选地，所述在体衬底上形成第一外延层，包括：

在所述器件区域的体衬底上形成掩膜柱；

选择性外延生长第一外延层；

去除所述掩膜柱，以使得所述第一外延层中具有暴露所述体衬底的通孔。

可选地，所述外延柱的宽度不大于2倍的所述第一外延层厚度。

可选地，所述沟槽为隔离沟槽。

可选地，所述外延柱为多个，在所述器件区域阵列排布。

可选地，所述体衬底为体硅衬底，所述第一外延层为外延硅锗，所述外延柱和所述第二外延层为外延硅。

可选地，所述外延硅锗中锗的质量占比范围为20-40％。

可选地，外延硅锗的第一外延层的厚度小于10nm。

可选地，去除外延硅锗的第一外延层的刻蚀溶液为HF、H₂O₂、CH₃COOH和H₂O的混合溶液。