[发明专利]闪存的制造方法

说明书

本发明公开了一种闪存的制造方法，步骤包括：完成闪存单元的栅极结构和源区的制作；采用生长和全面刻蚀工艺形成在多晶硅行的两侧形成第一道侧墙；生长第四氮化层将两个多晶硅行的第一侧之间的间距完全填充；光刻保护源区顶部的第四氮化层，之后进行第四氮化层的刻蚀在多晶硅行的第二侧形成第二道侧墙；进行第一次源漏注入形成闪存单元的漏区；沉积第五氧化硅层，采用有源区的光罩进行光刻定义并对第五氧化硅层进行刻蚀；采用源区的光罩进行光刻定义并将源区顶部的第四氮化层去除；同时在多晶硅行的两侧的源区和漏区表面形成金属硅化物；形成层间膜；形成接触孔，正面金属层，对正面金属层进行图形化。本发明能降低源区的接触电阻，提高编程效率。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种闪存(Flash)的制造方法。

背景技术

随着半导体技术的发展，非易失性闪存市场占有率越来越高。当前传统分栅闪存器件采用源漏非对称结构，源端尺寸相对漏端来说相对较小，源端通过比较重的离子注入来降低源端电阻，漏端除了正常的离子注入外通过形成镍化硅来降低漏端阻值，但由于源端尺寸小采用当前工艺无法形成镍化硅,使得源端阻值较大；对于非易失性分栅闪存器件来说，其编程原理采用热电子注入(HCI)编程，如果能够降低源端阻值，则对提高闪存的编程效率有着非常重要的意义。

闪存包括存储区和外围电路区，如图1所示，是现有闪存的存储区的版图结构；图1中，多晶硅行101由同一行的各闪存单元的多晶硅控制栅连接而成；在存储区中的有源区103成条形结构，多晶硅行101和有源区103之间相交叠的区域即虚线框106所示区域为闪存单元的栅极结构的区域，栅极结构包括由栅氧化层、多晶硅浮栅、控制栅介质层和多晶硅控制栅形成的叠加结构。多晶硅浮栅位于虚线框106中。

在多晶硅行101两侧的有源区中分别形成由源区和漏区，源区和漏区都是由相邻的两个多晶硅行101共用。有源区103周侧隔离由场氧，各闪存单元的源区会通过源区行线102连接起来，源区行线102的深度要大于等于场氧的深度，使得各有源区103之间的源区能连接到同一根形成于半导体衬底如硅衬底中的源区行线102。

漏区通过接触孔104连接到对应列的由正面金属层图形化形成的位线；源区行线102通过闪存单元阵列之外的接触孔105连接到对应的由正面金属层图形化形成的源线。由于在闪存单元阵列中的源区行线102上方不需要形成接触孔，故源区行线102顶部的多晶硅行101之间的间距d101的值较小；仅在形成接触孔105的区域处才将对应的多晶硅行101之间的间距d102放大。

如图2A至图2H所示，是现有闪存的制造方法的各步骤中的器件结构图；闪存的存储区的版图结构还是请参考图1所示，图2A中，虚线BB左侧的区域201对应于存储区，虚线BB右侧的区域202对应于外围电路区，存储区的器件结构对应于沿图1中的线AA处的剖面。现有闪存的制造方法的步骤包括：

步骤一、如图2A所示，在半导体衬底如硅衬底203的表面形成闪存单元的栅极结构以及外围电路区的MOS晶体管的栅极结构。图2A中，闪存单元的栅极结构包括：栅氧化层204、多晶硅浮栅205、控制栅介质层206和多晶硅控制栅207。MOS晶体管的栅极结构包括栅氧化层206a和多晶硅栅207a。通常多晶硅控制栅207和多晶硅栅207a采用相同的工艺同时形成，这样能降低工艺成本。

在存储区中还形成由和多晶硅控制栅207的侧面自对准的轻掺杂漏区208和源区209；在外围电路区中则形成有和多晶硅栅207a的侧面自对准的轻掺杂源漏区208a。通常轻掺杂漏区208和轻掺杂源漏区208a都是采用轻掺杂漏注入工艺同时形成。源区行线210形成于源区209的底部。

同一行的多晶硅控制栅207连接形成图1中所示的多晶硅行101。多晶硅浮栅205形成于图1的虚线框106中。源区行线210对应于图1中的源区行线102。有源区对应于图1中的有源区103。