[发明专利]一种无参考时钟输入的时钟和数据恢复电路

权利要求书

1.一种无参考时钟输入的时钟和数据恢复电路，其特征在于，包括粗调锁频模块和精调相位模块；

所述粗调锁频模块对以压控振荡器VCO(170)输出时钟作为时钟采集的输入的数据DATA和输入的数据DATA分别计数，比较计数值的大小，如果小于，则调高压控振荡器VCO的输出时钟的频率，如果相同，则降低压控振荡器VCO的输出时钟的频率，直至压控振荡器VCO的输出时钟的频率变化值小于设定阈值，锁定输出时钟的频率；

所述精调相位模块采用压控振荡器VCO(170)输出的四相时钟作为时钟信号，采集输入的数据DATA，对采集的数据进行相位关系判别，调整压控振荡器VCO的输出时钟的的相位。

2.根据权利要求1所述的无参考时钟输入的时钟和数据恢复电路，其特征在于：所述粗调锁频模块包括第一高速采样器(150)，缓冲器(110)、第一计数器电路(120)、第二计数器电路(160)、比较器(130)、伪二进制搜索算法模块(140)、电压调整器(180)、电流舵DAC(190)和压控振荡器VCO(170)；

第一高速采样器(150)的时钟端连接压控振荡器VCO(170)输出的四相时钟之一，采集输入的数据DATA；

缓冲器(110)对输入的数据DATA进行缓冲；

第一计数器电路(120)对缓冲器(110)中的数据DATA进行计数；

第二计数器电路(160)对高速采样器(150)采样后的数据进行计数；

比较器(130)比较第一计数器电路(120)和第二计数器电路(160)的计数值大小，当大于时，输出DN有效；当等于时，输出UP有效；

伪二进制搜索算法模块(140)包括加法器(450)、第一寄存器(410)，第二寄存器(420)和一个移位寄存器(430)；移位寄存器(430)的值为第一寄存器(410)和第二寄存器(420)的值相加后右移一位，输出至电流舵DAC(190)；当DN有效时，移位寄存器(430)的值赋给第二寄存器(420)；当UP有效时，移位寄存器(430)的值赋给第一寄存器(410)；当第一寄存器(410)和第二寄存器(420)的值之差≤1，不再更新移位寄存器(430)的值；

电流舵DAC(190)基于移位寄存器(430)的值调节输出电压V_CTRL的大小；

电压调整器(180)对电压V_CTRL进行稳压处理后输出V_DDVCO至压控振荡器VCO(170)；

压控振荡器VCO(170)基于输入电压V_DDVCO的大小调整振荡频率和输出四相时钟的相位。

3.根据权利要求2所述的无参考时钟输入的时钟和数据恢复电路，其特征在于：所述精调相位模块包括第二高速采样器(210)、数字滤波模块(230)和二进制鉴相器(220)

第二高速采样器(210)包括四个采样器，四个采样器分别采用压控振荡器VCO(170)输出的四相时钟作为时钟信号，采集输入的数据DATA，并将四个采样器采集的数据发送给二进制鉴相器(220)；

二进制鉴相器(220)判断四相时钟相位与数据DATA的相位关系为超前或滞后；

数字滤波模块(230)对二进制鉴相器(220)输出的相位关系进行累加滤波，并生成滤波信号至电流舵DAC(190)；

电流舵DAC(190)还基于数字滤波器(230)输出的滤波信号调节输出电压V_CTRL的大小。

4.根据权利要求3所述的无参考时钟输入的时钟和数据恢复电路，其特征在于：压控振荡器VCO(170)相位划分为n个调整区间，当相位关系为超前时，数字滤波模块(230)输出值控制压控振荡器VCO(170)向后调整一个区间；当相位关系为为滞后时，数字滤波模块(230)输出值控制压控振荡器VCO(170)向前调整一个区间。

5.根据权利要求2或3所述的无参考时钟输入的时钟和数据恢复电路，其特征在于：第一高速采样器(150)和第二高速采样器(210)的采样速率大于10Gbps。