[发明专利]存储器控制器以及用于对存储模块进行访问的方法

说明书

本申请公开了一种存储器控制器和用于对存储模块进行访问的方法。存储器控制器耦接在存储模块与主控制器之间以控制主控制器对存储模块的访问，所述存储器控制器包括：中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供修改的数据访问命令；其中，所述中心缓冲器包括访问命令处理模块，其用于对所述数据访问命令进行处理以生成所述修改的数据访问命令；数据缓冲器，其耦接到所述中心缓冲器，用于从所述中心缓冲器接收所述修改的数据访问命令，并且耦接在所述主控制器与所述存储模块之间，用于在所述修改的数据访问命令的控制下在所述主控制器与所述存储模块之间交互数据。

技术领域

本申请涉及存储器技术领域，更具体地，涉及一种存储器控制器以及用于对存储模块进行访问的方法。

背景技术

在现今的计算机系统中，内存模组提供中央处理器(CPU)运算时的数据访问以及存储。随着内存模组读取速度的不断提高，为了确保CPU和内存模组之间的信号传输质量，内存模组会使用具有缓冲功能的控制芯片来缓冲由CPU发出的操作命令以及对应的存储地址，并且内存模组上还具有可以双向缓冲数据的数据缓冲器。

然而，现有的内存模组的操作方式较为单一，仅支持读取、写入等简单操作，这限制了内存模组的功能。因此，有必要改进现有的内存模组的数据访问方法。

发明内容

本申请的一个目的在于提供一种存储器控制器以及用于对存储模块进行访问的方法，其能够实现复杂的数据访问操作。

根据本申请的一个方面，提供了一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，所述存储器控制器包括：中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供修改的数据访问命令；其中，所述中心缓冲器包括访问命令处理模块，其用于对所述数据访问命令进行处理以生成所述修改的数据访问命令；数据缓冲器，其耦接到所述中心缓冲器，用于从所述中心缓冲器接收所述修改的数据访问命令，并且耦接在所述主控制器与所述存储模块之间，用于在所述修改的数据访问命令的控制下在所述主控制器与所述存储模块之间交互数据。

在一些实施例中，所述访问命令处理模块对所述数据访问命令进行处理包括：对所述数据访问命令中的访问地址进行编码，从而所述修改的数据访问命令包括经编码的访问地址。

在一些实施例中，所述访问命令处理模块对所述数据访问命令进行处理包括：以预定地址处理算法对所述数据访问命令中的访问地址进行处理以生成基于所述访问地址的一组访问地址，其中该组访问地址中的每个访问地址对应于一个修改的数据访问命令。

在一些实施例中，该组访问地址包括递增或递减的连续的多个访问地址。

在一些实施例中，该组访问地址包括等间隔或非等间隔的不连续的多个访问地址。

在一些实施例中，所述修改的数据访问命令具有与所述数据访问命令相同的访问类型。

在一些实施例中，所述数据缓冲器包括数据处理模块，所述数据处理模块用于从所述主控制器或所述存储模块接收数据，以预定数据处理算法对所述数据进行处理，并且将经处理的数据发送给所述主控制器或所述存储模块。

在一些实施例中，所述数据缓冲器包括数据处理模块，所述数据处理模块用于从所述存储模块接收数据，以预定数据处理算法对所述数据进行处理，并且将经处理的数据发送给所述存储模块。