[发明专利]具有两个存储器位置的向量压缩2指令和扩展2指令在审
| 申请号: | 201780087847.X | 申请日: | 2017-04-06 |
| 公开(公告)号: | CN110383243A | 公开(公告)日: | 2019-10-25 |
| 发明(设计)人: | M·普洛特基诺夫;I·厄莫拉夫;A·博比尔 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06F9/30 | 分类号: | G06F9/30 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉;何焜 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 操作数标识符 指令 存储器位置 结果存储 源操作数 处理器 掩码 电路 标识符 递增 第二位置 第一位置 向量压缩 存储器 解码 操作码 向量 取出 压缩 | ||
1.一种用于执行指令的系统,所述系统包括:
存储器;
处理器,所述处理器包括:
取出电路,用于从代码存储取出所述指令,所述指令包括操作码、第一目的地标识符、第二目的地标识符、源操作符标识符以及控制掩码;
解码电路,用于对所取出的指令进行解码;以及
执行电路,用于执行经解码的指令,以对由所述源操作数标识符标识的源操作数的每个元素执行方法,所述方法包括:
通过对元素执行操作来生成结果,所述操作包括压缩和扩展中的一者;以及
确定所述控制掩码的、在与所述源操作数内的所述元素的位置对应的位的位置处的位值;当所述位值具有第一值时,将所述结果存储到由所述第一目的地标识符标识的第一位置,并将所述第一目的地标识符递增所述结果的尺寸;并且当所述位值具有第二值时,将所述结果存储到由所述第二目的地标识符标识的第二位置,并将所述第二目的地标识符递增所述结果的所述尺寸。
2.如权利要求1所述的系统,其特征在于,所述第一目的地标识符和所述第二目的地标识符用于标识存储器中的位置。
3.如权利要求1所述的系统,其特征在于,所述第一目的地标识符和所述第二目的地标识符用于标识寄存器堆中的向量寄存器,并且其中将所述第一目的地标识符或所述第二目的地标识符递增包括:使所述标识符指向要被访问的下一个向量寄存器。
4.如权利要求1-3中任一项所述的系统,其特征在于,所述源操作数标识符用于标识存储器位置。
5.如权利要求1-3中任一项所述的系统,其特征在于,所述源操作数标识符用于标识寄存器堆中的向量寄存器。
6.如权利要求1-5中任一项所述的系统,其特征在于,所述操作码用于标识由所述源操作数标识符标识的向量中的数据元素的尺寸,所述尺寸从由字节、字、双字和四字组成的组中选择。
7.如权利要求1-6中任一项所述的系统,其特征在于,所述指令进一步包括多位的写掩码,所述多位的写掩码的每个位用于使得能够写入由所述源操作数的对应元素生成的结果。
8.如权利要求1-7中任一项所述的系统,其特征在于,所述执行电路进一步用于禁用以下操作:将所述第一目的地标识符或所述第二目的地标识符中的至少一者递增所述结果的所述尺寸。
9.如权利要求1-8中任一项所述的系统,其特征在于,所述执行电路用于将所述第一目的地标识符或所述第二目的地标识符递减而不是递增。
10.如权利要求1-9中任一项所述的系统,其特征在于,所述执行电路用于并行地对所述源操作数的每个元素执行所述方法。
11.一种用于执行指令的方法,所述方法包括:
由取出电路从代码存储取出所述指令,所述指令包括操作码、第一目的地标识符、第二目的地标识符、源操作符标识符以及控制掩码;
由解码电路对所取出的指令进行解码;以及
由执行电路对由所述源操作数标识符标识的源操作数的每个元素执行经解码的指令以:
通过对元素执行操作来生成结果,所述操作包括压缩和扩展中的一者;
确定所述控制掩码的、在与所述源操作数内的所述元素的位置对应的位的位置处的位值;
当所述位值具有第一值时,将所述结果存储到由所述第一目的地标识符标识的第一位置,并且将所述第一目的地标识符递增所述结果的尺寸;以及
当所述位值具有第二值时,将所述结果存储到由所述第二目的地标识符标识的第二位置,并且将所述第二目的地标识符递增所述结果的所述尺寸。
12.如权利要求11所述的方法,其特征在于,所述第一目的地标识符和所述第二目的地标识符用于标识存储器中的位置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780087847.X/1.html,转载请声明来源钻瓜专利网。





