[发明专利]电阻式随机存取存储器单元

说明书

本发明提供了一种电阻式随机存取存储器单元，该电阻式随机存取存储器单元包括三个电阻式随机存取存储器装置(102，104，106)，每个电阻式随机存取存储器装置均具有离子源层(156，166，186)和固体电解质层(154，164，188)。第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层均彼此相邻。第三电阻式随机存取存储器装置与第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接。

背景技术

本发明涉及现场可编程门阵列(FPGA)技术。更具体地讲，本发明涉及用于FPGA装置的可编程元件，具体地讲，涉及由各个ReRAM装置形成的由电阻式随机存取存储器(ReRAM)配置的可编程元件。

FPGA集成电路是多功能的，但体积很大，因此具有成本敏感性并且消耗相当大的功率。使得区域效率一直是它们的主要目标。

已经提出了用于在FPGA装置中制造多路复用器的ReRAMs。ReRAM装置是一种包括离子源层和固体电解质层的两端装置。为了对ReRAM装置编程，放置在所述装置的两个端子上的电压电位使得来自离子源层的金属离子迁移到固体电解质层中，以在整个装置上形成导电路径。通过在装置的两个端子上施加电压电位来擦除ReRAM装置，电压电位的极性与用于编程装置的电位的极性相反。这导致金属离子从固体电解质层迁移回到离子源层中，以消除在整个装置上的导电路径。大多数提议提出使用一对背对背取向的ReRAM装置(其中两个ReRAM装置的离子源层或固体电解质层连接在一起)，使得该装置始终处于反向偏压状态，以避免在逻辑切换期间干扰(ReRAM存储器装置无意编程到其导通状态)。

图1A为由一对ReRAM装置12和ReRAM装置14形成的现有技术的ReRAM存储器单元10的示意图，该对ReRAM装置布置成背对背配置。具有倾斜端的ReRAM装置12和14中的每一者的端子是该装置的离子源端子。编程晶体管16的漏极耦合到ReRAM装置12和14的离子源端的共同节点18。编程晶体管16的源极耦合到Y解码线20，并且其栅极耦合到X解码线22。

在正常电路操作期间，存储器单元10的第一端部24与该电路的第一电路节点连接，该电路使用了存储器单元10；另外存储器单元10的第二端部26与该电路的第二电路节点连接，该电路使用了存储器单元10。当擦除ReRAM装置12和14时，第一节点24与第二节点26保持未连接，并且当编程RERAM装置12和14时，第一节点24通过存储器单元10连接到第二节点26。如本领域的普通技术人员将会理解的，第一节点24和第二节点26可以是集成电路中的任何节点，集成电路中的ReRAM单元10将彼此可编程地连接。非限制性实例包括时钟或静态逻辑功能电路的输入和输出，或集成电路的电路布线架构中的互连导体，该集成电路具有用户可编程的连接。

单独编程RERAM装置以编程存储器单元10。将第一编程电位放置在Y解码线20上，将第二编程电位放置在ReRAM单元10的第一端部24和第二端部26上，并且通过将适当的电压从X解码线20施加到其栅极来打开编程晶体管16。单独擦除RERAM装置以擦除存储器单元10。将第一擦除电位放置在Y解码线20上，将第二擦除电位放置在ReRAM单元10的第一端部24和第二端部26上，并且通过将适当的电压从X解码线20施加到其栅极来打开编程晶体管16。可如上同时编程和擦除ReRAM单元12和14，或通过控制递送至ReRAM单元10的第一端部24和第二端部26以及X解码线22和Y解码线20的电压电位来单独地编程和擦除。电阻式随机存取存储器装置使用特定材料形成并且具有特定几何形状，用于为该电阻式随机存取存储器装置提供适当的电压电平、极性和时序下的程序和擦除电压的电路设计很好地在本领域的普通技术人员的水平内。

图1B为图1A中的存储器单元10的具体实施的例示性实施方案的横截面图。半导体基板或阱30包括扩散区32和34，该扩散区分别作为图1中的晶体管16的漏极和源极。源极34连接到图1中的Y解码线20。多晶硅线36形成图1A中的晶体管16的栅极，并且还可作为X解码线22(如图1中所示)以编程存储器单元10。