[发明专利]用于高性能标准单元的多过孔结构

说明书

一种IC的MOS器件，包括pMOS和nMOS晶体管。MOS器件进一步包括：第一M_x层互连，其沿第一方向延伸并且将pMOS和nMOS晶体管漏极耦合在一起；以及第二M_x层互连，其沿第一方向延伸并且将pMOS和nMOS晶体管漏极耦合在一起。第一和第二M_x层互连是平行的。MOS器件进一步包括沿与第一方向正交的第二方向延伸的第一M_x+1层互连。第一M_x+1层互连被耦合到第一M_x层互连和第二M_x层互连。MOS器件进一步包括沿第二方向延伸的第二M_x+1层互连。第二M_x+1层互连被耦合到第一M_x层互连和第二M_x层互连。第二M_x+1层互连与第一M_x+1层互连平行。

相关申请的交叉引用

本申请要求2016年12月28日提交的主题为“MULTIPLE VIA STRUCTURE FOR HIGHPERFORMANCE STANDARD CELLS(用于高性能标准单元的多过孔结构)”的美国专利申请No.15/393,180的权益，该申请通过引用明确地整体并入本文。

技术领域

本公开总体涉及标准单元架构，并且更具体地，涉及用于高性能标准单元的多过孔结构。

背景技术

标准单元器件是实现数字逻辑的集成电路(IC)。专用IC(ASIC)(诸如片上系统(SoC)器件)可以包含数千到数百万的标准单元器件。典型的IC包括顺序形成的层的堆叠。每个层可以被堆叠或覆盖在先前层上并且被图案化以形成定义晶体管(例如，场效应晶体管(FET))和/或鳍式FET(FinFET)的形状，并将晶体管连接到电路中。

在7nm节点和更小的制造工艺中，互连电阻非常高。目前存在对于改进标准单元的设计的需要，以解决较高的互连电阻。

发明内容

在本公开的一个方面，IC的金属氧化物半导体(MOS)器件包括多个p型MOS(pMOS)晶体管，每个p型MOS晶体管具有pMOS晶体管栅极、pMOS晶体管漏极和pMOS晶体管源极。每个pMOS晶体管栅极沿第一方向延伸。MOS器件进一步包括多个n型MOS(nMOS)晶体管，每个n型MOS晶体管具有nMOS晶体管栅极、nMOS晶体管漏极和nMOS晶体管源极。每个nMOS晶体管栅极沿第一方向延伸。每个nMOS晶体管栅极与对应的pMOS晶体管栅极通过沿第一方向延伸的相同的栅极互连形成。MOS器件进一步包括第一金属x(M_x)层互连，其沿第一方向延伸并且将pMOS晶体管漏极耦合到nMOS晶体管漏极。MOS器件进一步包括第二M_x层互连，其沿第一方向延伸并且将pMOS晶体管漏极耦合到nMOS晶体管漏极。第二M_x层互连与第一Mx层互连平行。MOS器件进一步包括沿与第一方向正交的第二方向延伸的第一金属x+1(M_x+1)层互连。第一M_x+1层互连被耦合到第一M_x层互连和第二M_x层互连。MOS器件进一步包括沿第二方向延伸的第二M_x+1层互连。第二M_x+1层互连被耦合到第一M_x层互连和第二M_x层互连。第二M_x+1层互连与第一M_x+1层互连平行。第一M_x+1层互连和第二M_x+1层互连是MOS器件的输出。

附图说明

图1是示出了标准单元和IC内的各种层的侧视图的第一图。

图2是示出了标准单元和IC内的各种层的侧视图的第二图。

图3是概念性地示出MOS器件的布局的平面图的图。