[发明专利]用于半导体器件的衬底噪声隔离结构

说明书

半导体器件的示例包括形成在半导体衬底(101)中的第一电路(102)和第二电路(104)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构(106‑1)，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对(108‑1)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构(106‑2)，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对(108‑2)，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。

技术领域

本公开的示例一般地涉及电子电路，并且具体地涉及用于半导体器件的衬底噪声隔离结构。

背景技术

硅集成电路(IC)遭受衬底耦合，因为衬底不是良好的绝缘体。通过半导体衬底在电路之间耦合电信号会引起噪声干扰并且影响电路的正常功能。因此，减小不需要的衬底噪声对于确保在体和鳍式场效应晶体管(FinFET)技术中具有硅衬底的IC的正常功能和性能是重要的。

在IC中已采用了各种技术来减小衬底耦合。一种技术是在衬底中添加高阻抗路径。另一种技术是在敏感电路周围添加保护环。对于体互补金属氧化物半导体(CMOS)技术，保护环是连续的，其在电路之间形成良好的隔离。然而，对于FinFET技术，保护环在垂直方向上不再连续，并且氧化物定义(OD)宽度受每个FinFET技术中的最大鳍部数的限制。在这种情况下，衬底噪声可能会泄漏通过保护环中的间隙，并且引起不需要的噪声和干扰。发明人已经发现在不连续保护环的情况下衬底噪声更高30dB。随着技术的进步，衬底耦合变得更加严重，因为电路之间的距离变得更小。

发明内容

用于针对半导体器件提供衬底噪声隔离结构的技术。在示例中，一种半导体器件包括形成在半导体衬底中的第一电路和第二电路。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。

可选地，第一保护结构可以包括沿垂直于第一轴的第二轴延伸的第一连续扩散，并且第二保护结构可以包括沿第二轴延伸的第二连续扩散。

可选地，第一保护结构可以是围绕第一电路形成的第一保护环。第一保护环可以包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，第二保护结构可以是围绕第一保护环形成的第二保护环。第二保护环可以包括由第二不连续n+和p+扩散相应的第一集合和第二集合形成的第一边和第二边以及由第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，半导体器件可以进一步包括在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的壕沟。

可选地，半导体器件可以进一步包括形成在半导体衬底中并且设置在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的深阱。

可选地，半导体衬底可以包括p型衬底，并且第一保护结构和第二保护结构可以形成在p型衬底中。

可选地，阱可以形成在衬底中，并且第一保护结构和第二保护结构可以形成在阱中。

可选地，第一不连续n+和p+扩散对可以包括第一间隙，并且第二不连续n+和p+扩散对可以包括第二间隙。第一间隙可以沿垂直于第一轴的第二轴不对准。

可选地，对于第一不连续n+和p+扩散对中的每一对，n+扩散可以关于p+扩散交错。