[发明专利]动态可靠性质量监测

说明书

描述了一种用于管理半导体芯片内的操作模式以在满足可靠性目标的同时实现最佳功率和性能的系统和方法。一种半导体芯片包括功能单元以及对应的可靠性监测器。所述功能单元向所述可靠性监测器提供实际使用值。所述可靠性监测器基于可靠性目标和所述半导体芯片的寿命而确定预期使用值。所述可靠性监测器将所述实际使用值与所述预期使用值进行比较。使用该比较的结果来增大或减小当前操作参数。

背景技术

相关技术的描述

现代集成电路(IC)的功耗已经成为每代半导体芯片的越来越重要的设计问题。集成电路功率耗散约束不仅是便携式计算机和移动通信装置的问题，而且也是可包括多个处理器核心和在核心内的多个流水线的高性能微处理器的问题。

用于IC的功率管理单元(PMU)可以在检测到或以其它方式告知该部分在给定时段内未被使用时减少通到IC的一部分的功率。类似地，基于一个或多个处理单元的使用反馈而调整功率性能状态(P状态)或动态电压和频率缩放(DVFS)技术。典型地，当估计IC的寿命时，功率管理算法假设IC的随时间的最坏情况热条件和预期使用。给定这些假设，选择比本来可能已经选择的更低的性能状态(平均)。然而，在典型使用期间，可能实际上无法满足最坏情况热条件。因此，因最坏情况假设而对系统施加的功率约束可能比必要的更严格。不幸地，由于IC的使用是提前预测的，并且内置在系统中，因此系统可能在其预期寿命期间提供比本来可能已经实现的更低的性能。

鉴于上述情况，期望用于管理半导体芯片内的操作模式以在满足可靠性目标的同时实现最佳功率和性能的有效方法和系统。

附图说明

图1是计算系统的一个实施方案的概括图。

图2是用于增加计算系统的性能和可靠性的方法的一个实施方案的概括图。

图3是用于调整操作参数以增加计算系统的可靠性的方法的一个实施方案的概括图。

图4是片上系统(SOC)的一个实施方案的概括图。

图5是用于增加半导体芯片的性能和可靠性的方法的一个实施方案的概括图。

虽然本发明易受各种修改形式和替代形式影响，但是具体实施方案已经在附图中通过示例的方式示出并且已经在本文中详细地描述。然而，应理解，附图和其详细描述并不旨在将本发明限制于所公开的特定形式，相反，本发明将涵盖落在如所附权利要求限定的精神和范围内的所有修改、等效物和替代物。

具体实施方式

在以下描述中，阐述了许多特定细节，以提供对本发明的更透彻的理解。然而，本领域的普通技术人员应认识到，可以在没有这些具体细节的情况下实践本发明。在一些情况下，所熟知的电路、结构和技术未被详细地示出，以避免模糊本发明。另外，将了解，为了简洁且清楚地说明，附图中所示的要素不一定按比例绘制。例如，一些要素的尺寸相对于其它要素被夸大。

设想用于管理半导体芯片内的操作参数以在满足可靠性目标的同时实现最佳功率和性能的系统和方法。在各种实施方案中，半导体芯片包括一个或多个功能单元，每个功能单元以相应的操作参数操作。一个或多个功能单元连接到对应的可靠性监测器。这些一个或多个功能单元将实际使用值报告给可靠性监测器。例如，每当经过给定时间间隔，一个或多个功能单元就会报告实际使用值。功能单元的实际使用值至少基于一个或多个操作参数和功能单元的寿命。在一些实施方案中，操作参数包括给定功能单元的功率性能状态(P状态)、多个功能单元的动态电压和频率缩放(DVFS)参数、活动水平、在给定时间间隔期间这些参数的值、在给定时间间隔内这些参数的平均值等等。实际使用值还可以包括操作温度。