[发明专利]用于存储器子系统的低功率数据传递

说明书

各系统和方法涉及降低处理器与存储器之间的数据传递的功耗。检查要在处理器与存储器之间的数据总线上传递的数据以试图获得第一数据模式，并且如果第一数据模式存在，则第一数据模式在数据总线上的传递被抑制。相反，对应于第一数据模式的第一地址在处理器与存储器之间的第二总线上被传递。第一地址小于第一数据模式。该处理器包括处理器侧先进先出(FIFO)，并且该存储器包括存储器侧FIFO，其中第一数据模式存在于处理器侧FIFO中的第一地址处以及存储器侧FIFO中的第一地址处。

公开领域

所公开的各方面涉及处理系统。更具体地，各示例性方面涉及降低处理系统与存储器子系统之间的数据传递的功耗。

背景

处理系统可包括协助存储位置，诸如包括主存储器的存储器子系统。对于具有大存储容量的主存储器实现，例如，使用动态随机存取存储器(DRAM)技术的双数据率(DDR)实现，存储器子系统可以在片外实现，例如，被集成到与访问存储器子系统的一个或多个处理器被集成到其上的处理器芯片或片上系统(SoC)不同的存储器芯片上。相应地，访问主存储器涉及存储器子系统与SoC之间传递数据，就功耗而言这具有相关联的成本。

存储器系统中的功耗是众所周知的一个挑战。本领域中已知有用于降低存储器中的功耗的若干技术，诸如电压调节。例如，通过考虑针对若干代或若干版本的低功率DDR(LPDDR)指定的供电电压可以看到电压调节的一个趋势。针对LPDDR1的供电电压VDD是1.8V；针对LPDDR2和LPDDR3的供电电压VDD是1.2V；针对LPDDR4的供电电压VDD是1.1V。然而，对于将来的各代(例如，LPDDR5以及之后)，用于进一步进行电压调节的范围是有限的，因为如果供电电压持续降低，可能观察到由于存储器外围输入/输出(IO)电路系统的刷新操作和性能所施加的限制而引起的性能降级。因而，可通过进一步进行电压调节达成的任何功率效率增益可能被性能和质量降级而抵消。

相应地，在本领域中存在用于改进现有和将来各代的存储器子系统的功率效率同时避免常规办法(诸如电压调节)的缺点的需要。

概述

本发明的示例性方面涉及用于降低处理器与存储器之间的数据传递的功耗的系统和方法。检查要在处理器与存储器之间的数据总线上传递的数据以试图获得第一数据模式，并且如果第一数据模式存在，则在数据总线上抑制第一数据模式的传递。而是，在处理器与存储器之间的第二总线上传递对应于第一数据模式的第一地址。第一地址小于第一数据模式。该处理器包括处理器侧先进先出(FIFO)，并且该存储器包括存储器侧FIFO，其中第一数据模式存在于处理器侧FIFO中的第一地址处以及存储器侧FIFO中的第一地址处。

例如，一示例性方面涉及一种在处理系统中进行通信的方法，该方法包括：确定要在处理器与存储器之间的数据总线上传递的数据具有第一数据模式，抑制第一数据模式在该数据总线上的传递，以及在该处理器与该存储器之间的第二总线上传递对应于第一数据模式的第一地址。

另一示例性方面涉及一种装备，包括处理器、存储器、以及在该处理器与该存储器之间的数据总线。数据模式检查器被配置成确定要在数据总线上传递的数据具有第一数据模式并且抑制该第一数据模式在该数据总线上的传递，以及第二总线被配置成在该处理器与该存储器之间传递对应于第一数据模式的第一地址。

又一示例性方面涉及一种装备，包括用于确定要在处理器与存储器之间的数据总线上传递的数据具有第一数据模式的装置，用于抑制该第一数据模式在该数据总线上的传递的装置，以及用于在该处理器与该存储器之间的第二总线上传递对应于该第一数据模式的第一地址的装置。