[发明专利]用于存储器子系统的低功率数据传递

权利要求书

1.一种在处理系统中进行通信的方法，所述方法包括：

确定要在处理器与存储器之间的数据总线上传递的数据具有重复数据模式；

抑制所述重复数据模式在所述数据总线上的传递；以及

在所述处理器与所述存储器之间的第二总线上传递对应于所述重复数据模式的第一地址。

2.如权利要求1所述的方法，其特征在于，所述处理器包括处理器侧先进先出(FIFO)，并且所述存储器包括存储器侧FIFO，其中所述重复数据模式存在于所述处理器侧FIFO中的所述第一地址处以及所述存储器侧FIFO中的所述第一地址处。

3.如权利要求2所述的方法，其特征在于，对于从所述处理器到所述存储器的所述重复数据模式的传递，从所述存储器侧FIFO中的所述第一地址读取所述重复数据模式并且将所述重复数据模式写入所述存储器中的存储器组。

4.如权利要求3所述的方法，其特征在于，所述存储器侧FIFO位于所述存储器的输入/输出端口处。

5.如权利要求3所述的方法，其特征在于，所述存储器侧FIFO位于所述存储器组的解码器块内。

6.如权利要求3所述的方法，其特征在于，包括检查所述存储器侧FIFO以试图获得针对由所述处理器发起的读操作的所述重复数据模式。

7.如权利要求3所述的方法，其特征在于，所述第二总线是从所述存储器到所述处理器的反向信道或者是所述数据总线的一部分。

8.如权利要求2所述的方法，其特征在于，对于从所述存储器到所述处理器的所述重复数据模式的传递，从所述处理器侧FIFO中的所述第一地址读取所述重复数据模式。

9.如权利要求8所述的方法，其特征在于，包括检查所述处理器侧FIFO以试图获得针对由所述处理器发起的写操作的所述重复数据模式。

10.如权利要求8所述的方法，其特征在于，包括如果所述重复数据模式不存在于所述处理器侧FIFO中，则将所述重复数据模式添加到所述处理器侧FIFO中的第二地址，在所述数据总线上传递所述重复数据模式并且在所述第二总线上传递所述第二地址，以及将所述重复数据模式添加到所述存储器侧FIFO的所述第二地址。

11.如权利要求8所述的方法，其特征在于，所述第二总线是控制总线。

12.如权利要求1所述的方法，其特征在于，所述处理器被集成在片上系统(SoC)上，并且所述存储器被集成在包括存储器子系统的第二芯片上。

13.如权利要求1所述的方法，其特征在于，所述第一地址小于所述重复数据模式。

14.如权利要求1所述的方法，其特征在于，所述重复数据模式是包括全0或全1的预定数据模式。

15.一种装备，包括：

处理器；

存储器；

所述处理器与所述存储器之间的数据总线；

数据模式检查器，被配置成确定要在所述数据总线上传递的数据具有重复数据模式并且抑制所述重复数据模式在所述数据总线上的传递；以及

第二总线，被配置成在所述处理器与所述存储器之间传递对应于所述重复数据模式的第一地址。

16.如权利要求15所述的装备，其特征在于，所述处理器包括处理器侧先进先出(FIFO)，并且所述存储器包括存储器侧FIFO，其中所述重复数据模式存在于所述处理器侧FIFO中的所述第一地址处以及所述存储器侧FIFO中的所述第一地址处。