[发明专利]被处理体的处理方法

说明书

本发明在提供抑制工艺的复杂化且可进行选择性的图案成膜的技术的一实施方式中，提供处理晶片(W)的方法(MT)，晶片(W)包含金属部(61)、绝缘部(62)及主表面(6)，在主表面(6)侧露出有金属部(61)的表面(61a)及绝缘部(62)的表面(62a)，方法(MT)具备：工序(S1)，将晶片(W)收容于等离子体处理装置(10)的处理室(4)内；工序(S2)，开始向处理室(4)内供给Osubgt;2/subgt;气体；及工序(S3)，向处理室(4)内供给SiFsubgt;4/subgt;气体及等离子体生成用高频电力，以在处理室(4)内生成基于包含SiFsubgt;4/subgt;气体的处理室(4)内的气体的等离子体，工序(S3)中所生成的等离子体含有沉积物种及蚀刻物种，在工序(S3)中所生成的等离子体中，蚀刻物种所占的比例比沉积物种所占的比例多。

技术领域

本发明的实施方式涉及一种被处理体的处理方法。

背景技术

随着半导体的微细化，布线图案变得高清晰，因此要求高精度的图案形成技术。可是，在CVD或ALD之类的成膜工艺中，认为进行图案成膜的表面的状态(材质)影响核生长时间(培育时间(incubation time))，因此，可认为是主要的工艺因素之一。进行着这种将与表面的状态(材质)相应的核生长时间的不同应用于选择性的图案成膜的技术开发，但表面的状态(材质)的不同对核生长时间带来的影响较小，因此该技术开发伴有困难。非专利文献1中公开有使SAM(Self-Assembled Monolayer(自组装单分子层))选择性地附着于进行图案成膜的表面来增大表面的状态(例如，亲水性、疏水性等)的不同，由此与表面的状态的不同相应地使核生长时间的不同增大的技术。

以往技术文献

专利文献

非专利文献1：Fatemeh Sadat、Minaye Hashemi、ChaiyaPrasittichai、StaceyF.Bent、“A New Resist for Area SelectiveAtomic and Molecular Layer Depositionon Metal-DielectricPatterns”、THE JOURNAL OF PHYSICAL CHEMISTRY C、AmericanChemicalSociety、2014年5月2日、118(20)、pp10957-10962

发明内容

发明要解决的技术课题

然而，在如非专利文献1中所公开的技术中，需要在图案成膜之前使SAM附着等工序等，图案成膜的工艺有可能变得复杂。因此，期望抑制工艺的复杂化且可进行选择性的图案成膜的技术的实现。

用于解决技术课题的手段

在一方式中，提供一种被处理体的处理方法。被处理体包含金属部、绝缘部及主表面，在主表面侧露出金属部的第1表面及绝缘部的第2表面。该方法具备：(a)将被处理体收容于等离子体处理装置的处理室内的第1工序；(b)在第1工序之后，开始向处理室内供给第1气体的第2工序；及(c)在第2工序之后，向处理室内供给第2气体及等离子体生成用高频电力以开始在处理室内生成基于包含第2气体的处理室内的气体的等离子体的处理的第3工序。第1气体含有氧。第3工序中所生成的等离子体含有沉积物种(deposition species)及蚀刻物种(etching species)。在第3工序中所生成的等离子体中，蚀刻物种所占的比例比沉积物种所占的比例多。

一实施方式中，能够为如下：沉积物种的元素为硅，蚀刻物种的元素为卤素。

一实施方式中，能够为如下：蚀刻物种的元素为氟。

一实施方式中，能够为如下：第2气体含有硅及卤素。

一实施方式中，能够为如下：金属部含有铜。