[发明专利]半导体存储元件,半导体器件,电子设备,以及半导体存储元件的制造方法有效
申请号: | 201780014488.5 | 申请日: | 2017-01-24 |
公开(公告)号: | CN108701655B | 公开(公告)日: | 2023-09-12 |
发明(设计)人: | 塚本雅则 | 申请(专利权)人: | 索尼公司 |
主分类号: | H10B69/00 | 分类号: | H10B69/00 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 高欣 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 元件 半导体器件 电子设备 以及 制造 方法 | ||
1.一种半导体存储元件,包括:
第一导电类型的第一半导体层;
第二导电类型的第二半导体层,在第一半导体层下方设置;
栅极电极,在第一半导体层上设置;
栅极绝缘膜,在第一半导体层和栅极电极之间设置,所述栅极绝缘膜的至少一部分由铁电材料形成;
第二导电类型的漏极区域,在栅极电极的一侧上的第一半导体层中设置;
第二导电类型的源极区域,在隔着栅极电极在面对所述一侧的另一侧上的第一半导体层中设置;以及
位线,被配置为与源极区域和第一半导体层两者电连接,其中所述位线在第一半导体层和栅极电极之间对栅极绝缘膜施加电场,并控制栅极绝缘膜的极化方向。
2.如权利要求1所述的半导体存储元件,还包括:
绝缘的元件分离层,在半导体存储元件和另一个元件之间设置,并且被配置为与所述另一个元件电分离。
3.如权利要求2所述的半导体存储元件,其中元件分离层被设置至比第一半导体层深的区域,并且第二半导体层被设置至比元件分离层深的区域。
4.如权利要求2所述的半导体存储元件,其中位线经由在元件分离层和第一半导体层之间的边界处设置的接触插头与源极区域和第一半导体层两者连接。
5.如权利要求4所述的半导体存储元件,其中接触插头被设置至不到达第二半导体层的深度。
6.如权利要求1所述的半导体存储元件,其中位线经由从源极区域起在第一半导体层的侧表面上方设置的接触区域与源极区域和第一半导体层两者连接。
7.如权利要求1所述的半导体存储元件,其中所述铁电材料具有钙钛矿结构。
8.如权利要求1所述的半导体存储元件,还包括:
衬垫层,在栅极电极和第一半导体层上设置,并且被配置为增加压缩应力或拉伸应力。
9.如权利要求8所述的半导体存储元件,其中压缩应力或拉伸应力的大小为1GPa或更多。
10.一种半导体器件,包括
存储设备,其中半导体存储元件布置成矩阵,
其中所述半导体存储元件中的每一个半导体存储元件包括
第一导电类型的第一半导体层;
第二导电类型的第二半导体层,在第一半导体层下方设置;
栅极电极,在第一半导体层上设置;
栅极绝缘膜,在第一半导体层和栅极电极之间设置,所述栅极绝缘膜的至少一部分由铁电材料形成;
第二导电类型的漏极区域,在栅极电极的一侧上的第一半导体层中设置;
第二导电类型的源极区域,隔着栅极电极在面对所述一侧的另一侧上的第一半导体层中设置;以及
位线,被配置为与源极区域和第一半导体层两者电连接,其中所述位线在第一半导体层和栅极电极之间对栅极绝缘膜施加电场,并控制栅极绝缘膜的极化方向。
11.如权利要求10所述的半导体器件,还包括:
逻辑电路,在与存储设备相同的基板上设置。
12.如权利要求11所述的半导体器件,其中逻辑电路在其中绝缘层和半导体层顺序堆叠在支撑基板上的区域上设置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780014488.5/1.html,转载请声明来源钻瓜专利网。