[发明专利]ESD保护电路及ESD保护方法

说明书

本申请实施例提供的ESD保护电路及ESD保护方法，属于半导体技术领域。该ESD保护电路设置在芯片系统中，包括：使能单元和泄放单元；使能单元用于根据供电系统的工作状态生成对应的触发信号，所述工作状态至少包括正常上电状态和正脉冲ESD事件状态；泄放单元用于在与所述正常工作状态对应的触发信号的触发下进入分压状态，并在分压状态时承受供电系统输出的电信号，或者在与所述正脉冲ESD事件状态对应的触发信号的触发下在进入泄放状态，并在泄放状态时泄放供电系统处于正脉冲ESD事件状态时出现的静电；泄放单元中的半导体器件共用芯片系统中的半导体对应的一个或多个掩膜版。该ESD保护电路可保护所述芯片系统，且能效降低芯片系统的制造成本。

技术领域

本申请实施例涉及半导体技术领域，尤其涉及一种ESD保护电路及ESD保护方法。

背景技术

在大规模集成电路中，为了应对ESD(Electro-Static Discharge，静电释放)事件，一般需要为芯片系统设置ESD保护电路来处理ESD事件来保护芯片系统的内部电路，以使其免遭ESD事件的损害。

通常，芯片系统的工作电压低于向其供电的供电系统的电压，因此，芯片系统中用到的大都是非高耐压半导体如普通晶体管，相应地需要为这些普通晶体管设计制作通用的掩膜版；而设置在芯片系统中的ESD保护电路除了可能会用到普通晶体管外，还需要用到单个高耐压半导体如高耐压晶体管，以满足释放静电和耐受较高电压如供电系统的电压的要求。

然而，一方面，高耐压晶体管由于在规格等方面不同于普通晶体管，难以利用上述通用的掩膜版，因而需要专门为其制作代价较高的掩膜版；另一方面，芯片系统中用到的大都是普通晶体管，而并不会用到高耐压晶体管。因此，在ESD电路中使用高耐压晶体管无疑会导致芯片系统制造成本的增加。

例如，USB芯片系统的工作电压通常是3.3V，向其供电的供电系统的电压通常为5V。在USB芯片系统中会使用到多个3.3V普通晶体管，对应地会为这些普通晶体管设计制作通用的掩膜版；而设置在芯片系统中的ESD保护电路会用到单个5V高耐压晶体管以释放静电和耐受5V的较高电压，对应的需要为5V高耐压晶体管专门设计制作代价较高的掩膜版。但是USB芯片系统只需用到3.3V的普通晶体管，而并不需要用到5V高耐压晶体管。因此，在所述ESD电路中使用5V高耐压晶体管无疑会增加USB芯片系统的制造成本。

由上可知，如何使得设置在芯片系统中的ESD保护电路既能满足耐受较高电压和释放静电的要求，又能有效降低芯片系统的制造成本，成为当前的热门研究课题。

发明内容

有鉴于此，本申请实施例提供的ESD保护电路及ESD保护方法，用以至少解决现有技术中存在的上述问题。

本申请实施例第一个方面提供一种ESD保护电路，所述ESD保护电路设置在芯片系统中，所述ESD保护电路包括：使能单元和泄放单元；

使能单元用于根据供电系统的工作状态生成对应的触发信号，所述工作状态至少包括正常上电状态和正脉冲ESD事件状态；

泄放单元用于在与所述正常工作状态对应的触发信号的触发下进入分压状态，并在分压状态时承受供电系统输出的电信号，或者在与所述正脉冲ESD事件状态对应的触发信号的触发下进入泄放状态，并在泄放状态时泄放供电系统处于正脉冲ESD事件状态时出现的静电；

泄放单元中的半导体器件共用芯片系统中的半导体对应的一个或多个掩膜版。

可选地，在本申请一具体实施例中，泄放单元在供电系统处于负脉冲ESD事件状态时，通过与地导通泄放供电系统处于负脉冲ESD事件状态时出现的静电。

可选地，在本申请一具体实施例中，使能单元包括多个开关，所述多个开关根据所述正常上电状态或者正脉冲ESD事件状态分别作开关动作；使能单元在所述多个开关的开关动作的配合下生成对应的触发信号。