[发明专利]应用于集成电路之静电放电防护电路

说明书

一种静电放电防护电路(10)，包括一第一N型晶体管(Q1)、一第二N型晶体管(Q2)以及一高电位追踪电路(TH)，高电位追踪电路(TH)包含有一第一输入端(In_1)、一第二输入端(In_2)及一输出端(Out)，第一输入端(In_1)耦接于金属垫(PAD)，接收一金属垫电压(V_PAD)；第二输入端(In_2)接收一电源电压(VDDIO)；输出端(Out)耦接于第二N型晶体管(Q2)，用来输出一高电位追踪电压(V_E2)，其中高电位追踪电压(V_E2)大于或等于金属垫电压(V_PAD)。

技术领域

本申请涉及一种静电放电防护电路，尤其涉及一种可避免漏电流的静电放电防护电路。

背景技术

随着电子技术的发展，电子设备的应用越来越广泛，不仅是高技术领域如航天航空设备，也渗透到了人们生活的方方面面，如家居电器、通信设备、医疗设备等，静电放电(Electro Static Discharge，ESD)随处不在，ESD问题对设备的正常工作一直是一个严重威胁，如何防护ESD，保证设备的正常工作，是一个长期困扰工程师的难题。静电在生活中非常常见，特别是在电子产品生产，运输，储存及使用过程中很容易出现，当静电积累到一定程度，会产生一定程度的能量，该能量会对电子设备造成不可逆的损坏。

习知静电放电防护电路中，不可避免的存在有漏电流，而提高整体集成电路的功耗。因此，如何避免漏电流也就成为业界所努力的目标之一。

发明内容

因此，本申请部分实施例主要目的即在于提供一种可避免的静电放电防护电路。

为了解决上述技术问题，本申请提供了一种静电放电防护电路，包括一第一N型晶体管，包含有一第一栅极端，耦接于一接地端；一第一电极端，耦接于所述第一栅极端；以及一第二电极端；以及一第二N型晶体管，包含有一第二栅极端，耦接于一金属垫；一第三电极端，耦接于所述第二栅极端；一第四电极端，耦接于所述第二电极端；以及一第五电极端；以及一高电位追踪电路，包含有一第一输入端，耦接于所述金属垫，接收一金属垫电压；一第二输入端，接收一电源电压；一输出端，耦接于所述第五电极端，用来输出一高电位追踪电压，所述高电位追踪电压大于或等于为所述金属垫电压。

例如，所述高电位追踪电路包含一第一晶体管以及一第二晶体管，第一晶体管包含有一第一控制端，耦接于所述第二输入端；一第一端，耦接于所述第一输入端；以及一第二端，耦接于所述输出端；第二晶体管包含有一第二控制端，耦接于所述第一输入端；一第三端，耦接于所述第二输入端；以及一第四端，耦接于所述输出端。

例如，当所述金属垫电压大于所述电源电压时，所述第一晶体管为导通，而所述第二晶体管为断路。

例如，当所述金属垫电压小于所述电源电压时，所述第一晶体管为断路，而所述第二晶体管为导通。

例如，所述高电位追踪电路另包含一二极管，耦接于所述第一输入端与所述第一晶体管的所述第一端之间。

例如，所述第一N型晶体管包含有一第一基极端，耦接于所述第一电极端。

例如，所述第二N型晶体管，包含有一第一深N型井，设置于所述第三电极端、所述第四电极端及所述第五电极端的下方。

例如，所述第二N型晶体管包含一第一P型井，设置于所述第三电极端及所述第四电极端与所述第一深N型井之间。

例如，所述第二N型晶体管另包含一第一N型井，所述第一N型井设置于所述第一P型井的一侧。

例如，所述N型区形成为所述第五电极端。

例如，当所述金属垫的一金属垫电压为一正静电放电电压时，一第一电流通过所述第一N型晶体管流至所述接地端。