[实用新型]基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

说明书

本实用新型公开了基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，包括数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，并将分频信号传输给脉冲计数器、吞咽计数器，所述吞咽计数器将信号处理后回传给预分频器，所述脉冲计数器与数字电路连接，并传输瞬时计数信号给数字电路；参考时钟信号与数字电路连接，并作为数字电路的主时钟；本实用新型提出一种全新的通过数字方法实现的快速校正的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，既可以规避模拟校准方法功耗高、面积大的弊端，同时和传统数字方法相比，大幅度提高了频率校准的速度。

技术领域

本实用新型涉及射频、模拟集成电路领域，更具体的说，它涉及基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路。

背景技术

目前，小数分频频率综合器中的压控振荡器（VCO）的调谐增益会影响其自身的相位噪声大小。调谐增益越小，相位噪声越小。宽频带的频率综合器需要一个频率覆盖范围广的VCO，如果宽频带的VCO仍然采用一根调谐曲线，将会产生很大的调谐增益，势必会恶化相位噪声性能。

目前通常的做法是在VCO中采用数字控制的开关电容阵列，将一根调谐曲线划分成多根调谐曲线（多个子带），降低调谐增益。这样可以在覆盖宽频带范围的同时，有效提高相位噪声性能。但是采用这样的结构就需要在环路锁定之前选择出与目标频率的误差最小的子带，这就需要自动频率校准电路（AFC）。主流设计中一般采用数字方法实现AFC的功能，这样做既可以节省面积和功耗，同时还可以轻松的移植到不同工艺制程的芯片。

然而传统的AFC算法是在一个单位计数时间内，记录参考时钟Fref和反馈时钟Fdiv计数值并比较大小，然后根据结果移动VCO的子带。但是这种方法存在的问题就是需要较长的计数时间才能得到相对合适的误差（为了得到和本文方法相同的精度，计数时间应为本方法的计数周期2^N乘于预分频器的分频倍数，预分频器的分频倍数一般为4或者8），传统方法的校准速度慢，无法满足快速频率切换的需求。如果需要实现快速校准的功能，也可以使用数字电路直接对VCO输出进行计数。但当频率较高时，数字电路的速度受到限制，将无法满足高频信号的时序要求。为了满足快速校准的需求，也有一种实现方式是采用模拟方法设计高速计数器，直接对VCO输出频率计数。但是这种方法的弊端正如上文所提，失去了数字方法的优势，面积和功耗非常大。

因此，需要一种全新的通过数字方法实现的快速校准的方法，既可以规避模拟方法的弊端，同时和传统数字方法相比，并可以大幅度提高频率校准的速度。

发明内容

本实用新型克服了现有技术的不足，提出一种全新的通过数字方法实现的快速校准的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，既可以规避模拟方法的弊端，同时和传统数字方法相比，大幅度提高了频率校准的速度。

本实用新型的技术方案如下：

基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，包括数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，所述脉冲计数器与数字电路连接，参考时钟信号与数字电路连接，并作为数字电路的主时钟。

进一步的，还包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、Delta-Sigma调制器；所述鉴频鉴相器部分输出端与电荷泵的开关处连接，部分输入端与基准频率、Delta-Sigma调制器、脉冲吞咽多模分频器连接，所述电荷泵与环路滤波器串联，所述压控振荡器与分频器、环路滤波器、数字电路、脉冲吞咽多模分频器连接，脉冲吞咽多模分频器与鉴频鉴相器、数字电路、Delta-Sigma调制器连接。