[实用新型]一种具有电流阻挡层的LED外延结构

说明书

本实用新型公开了一种具有电流阻挡层的LED外延结构，包括衬底以及依次层叠在衬底上的未掺杂的GaN缓冲层、N型GaN层、有源层、电流阻挡层和P型GaN层，P型GaN层包括依次层叠的LP层和HP层，本LED外延结构还包括层叠在有源层和LP层之间的电流阻挡层，电流阻挡层包括一层或一层以上的分阻挡层，分阻挡层包括掺Mg的AlGaN势垒层和GaN势阱层；本实用新型能够有效避免电子溢出至P型GaN层，有利于空穴扩展和显著提高空穴浓度，成功解决了现有技术中LED阻挡电子溢出效果差，以及限制空穴的扩展能力而造成的发光效率低的难题。

技术领域

本实用新型涉及半导体技术领域，尤其是一种具有电流阻挡层的LED外延结构。

背景技术

随着电子技术的不断更新，照明市场和背光市场对LED芯片的高亮度和强光效提出了新的要求，而在外延生长和芯片工艺制造过程中，如何提高LED的内量子效率和外量子效率成为争相研究的热点。有效电流注入和最大化的电子空穴复合，是影响LED量子效率的关键。因此，在外延生长和芯片工艺中，都会想办法把电极下面最密集的电流向周围尽可能的均匀扩展，以使得有效光区域范围扩大，电流阻挡层的概念也由此得来。但是传统的GaN基LED的电子数量和迁移率远大于空穴，导致在多量子阱发光层复合完成后仍有大量剩余电子，这些电子容易溢出于P型GaN层与空穴结合，产生非辐射复合，降低注入多量子阱发光层的空穴数量，导致发光效率和强度下降。因此，为了降低电子溢出至P型GaN层，一般在生长完低温P型GaN层(即LP层，一般P型GaN分三层，第一层为LP层)之后生长一层Al GaN电流阻挡层，但由于该电流阻挡层设置于LP层之后，电子溢出仍然难以避免。

中国专利文献CN105514226A公开了一种外延结构，将无掺杂的AlN材料作为电流阻挡层，以达到有效增强发光二极管P型电流扩展的效果，但由于该层是设置于P型GaN层之上生长，无法阻挡有源层中电子溢出问题，同时对增加空穴向有源层中移动数量不明显，无法从根本上解决空穴浓度问题。

实用新型内容

为了解决上述问题，本实用新型的目的是提供一种具有电流阻挡层的LED外延结构，其中的电流阻挡层设置在有源层和LP层之间，能够有效避免电子溢出至P型GaN层，同时有利于空穴扩展和显著提高空穴浓度。

本实用新型解决其问题所采用的技术方案是：

一种具有电流阻挡层的LED外延结构，包括衬底以及依次层叠在衬底上的未掺杂的GaN缓冲层、N型GaN层、有源层和P型GaN层，P型GaN层包括依次层叠的LP层和HP层，本LED外延结构还包括层叠在有源层和LP层之间的电流阻挡层，电流阻挡层包括一层或一层以上的分阻挡层，分阻挡层包括掺Mg的AlGaN势垒层和GaN势阱层。

优选地，电流阻挡层的厚度为0.04-0.07μm。

进一步，分阻挡层中AlGaN势垒层和GaN势阱层的厚度比在2:1到3:1之间。

优选地，AlGaN势垒层的厚度为0.005-0.006μm，GaN势阱层的厚度为0.002-0.003μm。

进一步，电流阻挡层包括4-6层分阻挡层。

优选地，分阻挡层的厚度为0.03-0.06μm。

优选地，N型GaN层的厚度为3-4μm，P型GaN层的厚度为0.18-0.26μm。

优选地，GaN缓冲层的厚度为1.5-3μm。

进一步，有源层的厚度为0.1-0.3μm，包括间隔交替的InGaN势阱层和GaN势垒层。

进一步，InGaN势阱层和GaN势垒层间隔交替的次数为8-15。