[实用新型]一种超结器件

说明书

本实用新型提供了一种超结器件，其中包括于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述硅衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。其技术方案的有益效果在于，提高超结器件的工艺窗口，提高良率的同时，改变雪崩电流路径，提高超结器件的耐用度，克服了现有技术中超结器件的工艺窗口逐渐狭窄导致器件耐用度下降，以及良率下降的缺陷。

技术领域

本实用新型涉及半导体制备技术领域，尤其涉及一种超结器件。

背景技术

Super-Junction(超结)晶体管以为独特的N/P交互结构，使得在同样的击穿电压下只需要更薄的EPI(外延层)，以及更高的EPI掺杂，从而大大降低了器件的比导通电阻-Rsp(理想的PN结在正向导通后应该是没有电阻的，而实际的PN结比如二极管受材料、工艺的影响，在导通时实际上两端还有一个电阻，这个电阻一般在几欧到几十欧之间，被称为导通电阻。)，以及figure of merit—FOM(灵敏值)值。

现有的超结器件通常使用多次外延+注入+退火的方式形成，在掺杂n型外延层上注入一定剂量的p型杂质，并重复多次外延生长和p型杂质的注入来形成n柱和p柱结构。但随着比导通电阻的逐步减小，芯片面积的逐步缩小，超结器件的工艺窗口变得越来越小，如下图1所示，已经到达工艺设备能力的极限附近。同时超结器件天生对电荷平衡的敏感性较高，出现芯片的一致性问题，造成器件低良率，耐用度下降等问题。

发明内容

针对现有技术中的超结器件存在的上述问题，现提供一种旨在提高超结器件的工艺窗口，提高良率的同时，改变雪崩电流路径，提高超结器件的耐用度的超结器件的超结器件。

具体技术方案如下：

一种超结器件，其中，包括以下步骤：

于一半导体衬底上依次生成多个非掺杂外延层；

在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述硅衬底的P型区域注入一P型杂质；

通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。

优选的，依次注入的所述N性杂质的剂量由高至低呈下降趋势，或

依次注入的所述N性杂质的剂量由高至低呈下降趋势以及每一次注入的所述P型杂质的剂量相等。

优选的，所述N型柱的N性杂质的浓度由上至下依次上升，和/或

所述p型柱的P性杂质的浓度由上至下依次下降。

优选的，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中0.7<X<0.8。

优选的，依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升，或

依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升以及每一次注入的所述P型杂质的剂量相等。

优选的，所述N型柱的N性杂质的浓度由上至下依次上升，然后维持一段不变，随后N性杂质的浓度继续下降，和/或

所述p型柱的P性杂质的浓度由上至下依次下降，然后维持一段不变，随后，P性杂质的浓度继续下降。

优选的，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中1≥X>0.6。

优选的，依次注入的所述N性杂质的剂量由高至低呈下降趋势，和/或