[实用新型]存储器及半导体器件

说明书

技术领域

本实用新型涉及半导体技术领域，特别涉及一种存储器及半导体器件。

背景技术

存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。

然而，目前的存储器中，相邻存储晶体管之间仍存在着较大的漏电流现象，进而对存储器的性能造成了影响。

实用新型内容

本实用新型的目的在于提供一种存储器及半导体器件，以解决现有的存储器中存在较大漏电流的问题。

为解决上述技术问题，本实用新型提供一种存储器，包括：

衬底；

位于所述衬底内的多个呈线性排布且沿第一方向延伸的有源区串连；

位于所述衬底内的多条字线与多条虚置字线，至少一条所述字线与至少一条所述虚置字线交替间隔排布并贯穿所述有源区串连，所述字线与所述虚置字线呈线性排布且沿与所述第一方向相交的第二方向延伸，所述有源区串连包含多个有源区，所述有源区的两端由所述虚置字线界定；

位于两相邻的所述字线之间的有源区上的位线接触部、位于所述位线接触部上的沿第三方向延伸的位线、位于所述位线两侧且在相邻的所述字线与所述虚置字线之间的有源区上的存储节点接触部；以及

位于所述存储节点接触部上的存储电容。

可选的，相邻的多个所述存储电容排布成六方最密排布，在正六边形的角偶各配置有一个所述存储电容，正六边形的中心包围一个所述存储电容。

可选的，所述位线沿第三方向延伸，所述第一方向与第三方向的夹角为15°～35°，所述第二方向与所述第三方向相垂直。

可选的，所述虚置字线与所述字线具有相同结构和相同在所述衬底内的沉置深度。

可选的，相邻的两条虚置字线之间排布有两条所述字线。

可选的，所述虚置字线的控制电压的范围为：-1.5v～0v。

基于以上所述的存储器，本实用新型还提供一种半导体器件，包括：

衬底；

位于所述衬底内的多个呈线性排布且沿第一方向延伸的有源区串连；

位于所述衬底内的多条第一导体线与多条虚置第一导体线，至少一条所述第一导体线与至少一条所述虚置第一导体线交替间隔排布并贯穿所述有源区串连，所述第一导体线与所述虚置第一导体线呈线性排布且沿与所述第一方向相交的第二方向延伸，所述有源区串连包含多个有源区，所述有源区的两端由所述虚置第一导体线界定；

位于两相邻的所述第一导体线之间的有源区上的第一接触部、位于所述第一接触部上的沿第三方向延伸的第二导体线、位于所述第二导体线两侧且在相邻的所述第一导体线与所述虚置第一导体线之间的有源区上的第二接触部；以及

位于所述第二接触部上的存储电容。

本实用新型提供的存储器及半导体器件中，在衬底内形成有多条字线与多条虚置字线，至少一条所述字线与至少一条所述虚置字线交替间隔排布，所述虚置字线具有界定有源区两端的隔离闸功能，并且能够避免漏电流从所述虚置字线的一侧泄露到另一侧，避免相邻存储晶体管之间的漏电流，从而改善存储器的漏电流现象。

附图说明

图1为本实用新型实施例一中的存储器的制备方法的流程示意图；

图2a为本实用新型实施例一中的存储器在其执行步骤S100过程中的俯视图；

图2b为图2a所示的本实用新型实施例一中的存储器在其执行步骤S100过程中沿A-A’方向的剖面示意图；

图3a为本实用新型实施例一中的存储器在其执行步骤S200过程中的俯视图；

图3b为图3a所示的本实用新型实施例一中的存储器在其执行步骤S200过程中沿B-B’方向的剖面示意图；

图4a为本实用新型实施例一中的存储器在其执行步骤S300形成位线接触部的过程中的俯视图；

图4b为图4a所示的本实用新型实施例一中的存储器在其执行步骤S300形成位线接触部的过程中沿B-B’方向的剖面示意图；

图5a为本实用新型实施例一中的存储器在其执行步骤S300形成位线的过程中的俯视图；

图5b为图5a所示的本实用新型实施例一中的存储器在其执行步骤S300形成位线的过程中沿C-C’方向的剖面示意图；