[实用新型]一种具有栓塞的半导体器件

说明书

技术领域

本实用新型涉及半导体技术领域，特别涉及一种具有栓塞的半导体器件。

背景技术

目前，在半导体存储器组件中，通常采用在两个金属层之间形成栓塞结构的方式实现两金属层之间的电连接。由于金属钨具有良好的阶梯覆盖和缝隙填充性能，因此常采用化学气相沉积钨的方式形成栓塞。

栓塞的形成质量对器件的性能影响很大，如果栓塞形成质量较差，会使得互连电阻增大，影响器件的性能。然而，随着工艺节点的不断缩小，用于形成栓塞的孔洞开口的深宽比也相应提高，因此容易导致通过化学气相沉积的钨难以均匀进入到孔洞底部，容易在孔洞开口的侧壁表面形成堆积，导致沉积到孔洞中的钨在未完全填充满孔洞时就在开口处过早闭合，进而使形成的栓塞内部形成空隙，从而导致所形成的栓塞性能不良。进一步的，在后续通过化学机械研磨或者刻蚀工艺去除多余的钨金属时，会使得栓塞中的空洞或缝隙暴露在外，导致形成的栓塞中出现空隙缺陷，影响器件后续连接的可靠性。在现有技术中，常采用在化学气相沉积过程中降低温度、调节压力以及气流等参数来减少空洞或缝隙的产生，但是在这样的环境下沉积生成的钨栓塞电阻过高，不利于金属层之间的导通。

在背景技术中公开的上述信息仅用于加强对本实用新型的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

实用新型内容

有鉴于此，本申请实施例希望提供一种具有栓塞的半导体器件，以至少解决现有技术中存在的问题。

本申请实施例的技术方案是这样实现的，根据本申请的一个实施例，提供一种具有栓塞的半导体器件，包括：

一半导体衬底；

一介质层，形成于所述衬底的表面，所述介质层具有连通至所述衬底表面的孔洞以及第一平坦面，所述孔洞的开口暴露于所述第一平坦面；及导电栓塞，填充在所述孔洞中，所述导电栓塞为由第一导电层构成的均质实心体，所述导电栓塞具有第二平坦面，所述第二平坦面为无凹陷且填满所述孔洞的所述开口，所述第二平坦面与所述第一平坦面在同一平面。

在一些实施例中，在所述孔洞表面与所述导电栓塞之间设置有阻挡层。

在一些实施例中，在所述孔洞底部的所述阻挡层和所述孔洞底部表面之间设置有第二导电层。

在一些实施例中，所述第一导电层的材质为金属钨。

在一些实施例中，所述阻挡层具有环缘，显露于所述孔洞的所述开口中且在所述第一平坦面与所述第二平坦面之间，所述第二平坦面经由所述环缘与所述第一平坦面形成在一连续表面中。

本实用新型由于采用以上技术方案，其具有以下优点：1、由于本实用新型的导电栓塞中不含有空隙，因此能够保持第一导电层的低电阻，降低接触电阻并增加读/写速度，同时降低化学气相沉积的温度、压力和流量。2、本实用新型形成的导电栓塞具有无空隙、电阻低、可靠性高等优点。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。

图1为本实用新型的栓塞形成方法的流程图；

图2为本实用新型的在衬底上形成介质层的结构示意图；

图3为本实用新型的孔洞开口端的倒角的结构示意图；

图4为本实用新型的第一导电层沉积的结构示意图；

图5为本实用新型的导电栓塞的结构示意图；

图6为本实用新型的第二导电层的沉积过程示意图；

图7为本实用新型的第二导电层沉积的结构示意图；

图8为本实用新型的阻挡层沉积的结构示意图；

图9为本实用新型的半导体器件的结构示意图。

附图标记：

1-衬底；2-介质层；21-保留层部；22-牺牲层部；23-第一平坦面；3-孔洞；31-开口端；4-第一导电层；41-栓塞部；42-空隙；43-空隙的下端部；44-空隙的上端部；5-导电栓塞；51-第二平坦面；6-阻挡层；7-第二导电层。

具体实施方式