[实用新型]一种基于硅衬底的P型沟道赝配异质结场效应晶体管

说明书

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种基于硅衬底的P型沟道赝配异质结场效应晶体管。

背景技术

根据摩尔定律，“集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。”大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩尔定律延伸，IC技术每隔一年半推进一个世代。国际上半导体厂商基本都遵循着该项定律。

但是，国际上最大的芯片制造厂商英特尔日前宣布将推迟旗下基于10纳米制造技术的Cannonlake芯片的发布时间，推迟至2017年下半年，而Cannonlake芯片原定的发布日期是2016年。英特尔公司首席执行官Brian Krzanich在电话会议上表示，“由于要用各类相关技术，而每一种技术都有其自身一系列的复杂性和难度，从14纳米到10纳米和从22纳米到14纳米不是一回事。如果想大规模生产，光刻技术会更加困难，而且，完成多样式步骤的数目会不断增加。”英特尔一直以来遵循每两年缩小晶体管面积一半的时间表，也就是俗称的“摩尔定律”，上述消息令时间表出现裂痕，究其原因是构造芯片变得越来越小也越复杂，功耗越来越难以降低，而且各种短沟道效应难以克服。

因此，半导体技术虽然日益进步，但受制于物理定律，最小尺寸不可能过小，为延续半导体摩尔定律的有效性，采用新的物料来制作处理器晶体管已经刻不容缓。目前已经已有不少研究机构，透过为硅材料整合更高性能的材料，例如采用化合物半导体材料如GaAs/InP(如砷化铟镓与磷化铟)等，形成所谓的宽禁带III-V沟道的晶体管，可增进p-type迁移率和提供高载流子速度与高驱动电流，这种新的化合物半导体可望超越硅材料本身性能，维持摩尔定律，实现持续等比例缩小。

但该项方案目前也遇到了不少问题，主要存在两方面的挑战，一方面，硅基材料和化合物半导体材料如GaAs/InP等存在大的晶格常数差，一直无法克服材料之间原子晶格难以匹配的挑战；另一方面，通常Si基晶体管由P型沟道晶体管和n型沟道晶体管结合构成CMOS结构运用于大规模数字领域，而通常III-V如GaAs器件方面n沟道器件容易实现，而P沟道器件受限于掺杂工程和外延制程难以实现以及低空穴迁移率(200-400cm²V^-1sec^-1)，目前结合n-沟道和P-沟道的GaAs晶体管由于两者迁移率相差太大无法实现CMOS同样电路结构，极大的阻碍了GaAs器件在数字电路领域的应用。

实用新型内容

本实用新型实施例通过提供一种基于硅衬底的P型沟道赝配异质结场效应晶体管，解决了现有技术中为了实现晶体管持续等比例缩小，采用N沟道和P沟道，两者迁移率相差太大，无法实现CMOS同样电路结构的技术问题。

为了解决上述技术问题，本实用新型实施例提供了一种基于硅衬底的P型沟道赝配异质结场效应晶体管，由下至上依次包括：衬底、低温GaAs晶格应变缓冲层、梯度GaAs_ySb_1-y晶格应变缓冲层、AlGaSb缓冲层、InGaSb沟道层、AlSb隔离层、P型AlGaSb势垒层、分别位于P型AlGaSb势垒层两端侧的第一P型GaSb帽层和第二P型GaSb帽层，还包括形成于第一P型GaSb帽层上的源极和形成于第二P型GaSb帽层上的漏极，以及形成于第一P型GaSb帽层与第二P型GaSb帽层之间且位于P型AlGaSb势垒层上的栅极。

进一步地，所述衬底具体为P型衬底，采用Si、SiC、GaN、蓝宝石、金刚石中的任意一种材料。

进一步地，所述低温GaAs晶格应变缓冲层的厚度为400～800nm。

进一步地，所述梯度GaAs_ySb_1-y晶格应变缓冲层的厚度为400～800nm。

进一步地，所述AlGaSb缓冲层的厚度为100～400nm。

进一步地，所述InGaSb沟道层的厚度为15～30nm，所述InGaSb沟道层与P型AlGaSb势垒层在接触处5nm区域形成二维空穴气。

进一步地，所述AlSb隔离层的厚度为2～5nm。

进一步地，所述P型AlGaSb势垒层的厚度为15～40nm。

进一步地，所述第一P型GaSb帽层和第二P型GaSb帽层的厚度均为15～50nm。

采用本实用新型中的一个或者多个技术方案，具有如下有益效果：