[实用新型]一种基于FPGA的梳状谱信号发生器

说明书

技术领域

本实用新型涉及电信领域，特别是涉及一种基于FPGA的梳状谱信号发生器。

背景技术

梳状谱发生器是宽带捷变频频率综合器的一项关键技术，能够简单、高效地产生多功能捷变频雷达频率源需要的低杂散、低相位噪声的基频信号。

常用的梳状谱实现方式，主要有以下两种：

方式一：利用储能元件充放电得到持续时间较短的信号，通过脉冲成行网络整形形成满足要求的脉冲波形，这类器件包括隧道二极管、阶跃恢复二极管、雪崩晶体三极管、俘越二极管和脉冲放电管等。基本实现方式是利用隧道二极管特殊的能带结构产生隧道电流，可得到振幅为几百mV，上升沿达几十ps的窄脉冲。基本实现原理图如图1所示。

利用方式一产生梳状谱，主要存在以下问题：

1、阶跃管利用电荷储存效应产生阶跃恢复的性质，与电感构成振荡回路后可生产振幅为几V到十几V的ns和亚ns脉冲；雪崩晶体管和俘越二极管利用晶体管的雪崩击穿特性，生成振幅可达几十V到几百V的脉冲；脉冲放电管利用高压电将火花隙击穿后产生电离，可产生幅度超过几百V的亚ns脉冲。目前，上述器件为主的电路由于存在放电拖尾现象，所产生的脉冲波形不稳定；

2、梳状谱的带宽不能实时调制；

3、梳状谱的谱间隔不能实时调制；

4、梳状谱的带宽以外的谐波大；

5、功率谱不平坦；

6、灵活性差，可生产性差及体积较大。

方式二：梳状谱的实现主要由驱动放大器、偏置电路、匹配网络和脉冲发生器组成，其中，脉冲发生器的设计是梳状谱电路设计的重点。利用阶跃恢复二极管(SRD)的强非线性特点来产生窄电路脉冲。基本实现原理图如图2所示。

利用方式二产生梳状谱，主要存在以下问题：

1、要使SRD产生的谐波能量不能反窜到放大器中，需要在偏置电路与脉冲发生器之间，必须设计合适的匹配网络，将放大的功率有效地加在SRD上，最大限度地产生更强的极窄电流脉冲，这种实现方式难度大，质量差；

2、梳状谱的带宽不能实时调制；

3、梳状谱的谱间隔不能实时调制

4、梳状谱的带宽以外的谐波大；

5、功率谱不平坦；

6、灵活性差，可生产性差及体积较大。

上述两种梳状谱的实现方式，是基于模拟电路实现的，都存在带宽、谱间隔不能够实时调制、灵活性差、梳状谱质量差的普遍问题。

实用新型内容

本实用新型的目的在于：针对现有梳状谱发生方式存在的带宽、谱间隔不能够实时调制、灵活性差、梳状谱质量差的技术问题，提出一种基于FPGA的梳状谱信号发生器。

本实用新型采用的技术方案如下：

一种基于FPGA的梳状谱信号发生器，包括FPGA芯片，所述FPGA芯片的输出端与DAC数模转换器的数字信号输入端连接、DAC数模转换器的模拟信号输出端与低通滤波器的输入端连接、低通滤波器的输出端与上变频模块的输入端连接。在输入控制信号的参与下，由FPGA产生所需梳状谱对应的数字信号，经FPGA处理，由DAC实现数模转换输出带梳状谱的中频信号，再由低通滤波器输出，由上变频模块将梳状谱信号搬移到需要设定的频段。上变频模块的灵活多变，可以选择输出几个GHz，甚至几十个GHz的梳状谱信号。

上述方案中，所述FPGA内部包括用于合成数字基带信号的DDS模块，所述DDS模块包括：频率控制寄存器、高速相位累加器和正弦计算器。频率控制寄存器用于装载并寄存用户输入的频率控制码、高速相位累加器用于根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值、正弦计算器用于对相位值计算数字化正弦波幅度。FPGA内部DDS模块形成基带信号，由外部控制信号决定梳状谱的谱密度和谱带宽，DDS内部信号合成，合成后的信号经数字滤波器进行数字滤波，再经数字上变频实现数字梳状谱的合成，产生的数字信号不易受外界干扰。

上述方案中，所述FPGA芯片的控制信号输入端还连接有外部控制信号输出端连接，具体为外部控制信号输出端与DDS模块相连以输入频率相位控制字。DDS模块对其输入信号进行合成。

所述外部控制信号输出端具体为控制器输出端或键盘。