[发明专利]一种功率半导体器件及其制备方法

说明书

一种功率半导体器件及其制备方法，本发明涉及于功率半导体器件，为解决源极接触孔与栅极沟槽之间的光刻对准精度限制了器件的沟道密度，以及沟槽填充过程中易在填充材料内部产生空洞的问题，本发明提供的新型沟槽型场效应管，源极沟槽(源极接触孔)的刻蚀不需要额外的掩膜版，从而避免了源极接触孔光刻工艺的层间对准偏差，消除了栅极沟槽与源极接触孔之间的“安全距离”的限制，进而可以大大减小相邻栅极沟槽的间距，提高器件导电沟道的密度，实现比通常的沟槽场效应管更低的导通电阻及更低的能量损失，提升器件性能。在本发明所提供的新型沟槽型场效应管中，栅极沟槽的顶部宽度大于底部的宽度，有利于沟槽栅极材料的填充。

技术领域

本发明涉及于功率半导体器件，特别是功率场效应管(Power MOSFET)的结构以及其制作方法。

背景技术

功率场效应管(Power MOSFET)是一种关键的半导体元件，被广泛应用于各种中低压功率控制系统中，如马达驱动、电能转换等。图1展示了一个传统的沟槽型功率场效应管器件的横切面示意图，该器件底部是由金属层构成的漏极电极。漏极电极上方是N+型衬底层(102)。一个N型漂移区(101)位于衬底层(102)的上方。在N型漂移区(101)的上表面有一系列结构特征相同的沟槽(106)，沟槽(106)被栅极导电材料(105)填充，且栅极导电材料(105)与栅电极相连。常用的栅极导电材料为重度掺杂的多晶硅。在栅极导电材料(105)与栅极沟槽(106)的内壁之间有一个栅氧化层(111)。在相邻的栅极沟槽(106)之间，有一个P型体区(107)。在P型体区(107)上方，有并列排布的N+型源极区(108)及P⁺型接触区(109)，且N⁺型源极区(108)与栅极沟槽(106)的一个侧壁毗连。在栅极沟槽(106)上方，有一层间介质层(104)。层间介质层(104)上方是与构成源极电极的金属层(103)。源极金属(103)通过介质层(104)中的源极接触孔(110)与所述N⁺型源极区(108)及P⁺型接触区(109)相连。

当上述器件工作在正向导通状态时，一个正电压被置于栅电极之上；当栅电极电压高于器件的阈值电压时，P型体区(107)与栅极沟槽(106)毗连的部分会形成导电沟道。器件单位面积的沟道数量被称为器件的沟道密度，而器件相邻栅极沟槽的周期性间距被称为器件的元胞间距。不难理解，器件的元胞间距越小，沟道密度越大，沟道电阻越低，进而器件的导通电阻越低。然而，在传统沟槽型场效应管中，沟槽密度的提高存在一定的限制,主要限制因素在于，在传统的沟槽型场效应管器件加工过程中，栅极沟槽(106)和源极接触孔(110)通过前后两次的光刻及刻蚀工艺而形成，即，先通过第一次光刻及刻蚀形成栅极沟槽(106)，再通过第二次光刻及刻蚀形成源极接触孔(110)。为保证源极接触孔(110)与栅极沟槽(106)的相对位置，前后两次光刻之间需要通过光刻对准标记进行对准。然而，受限于工艺设备条件，前后两次光刻之间必然存在一定的对准偏差。为避免源极接触孔(110)与栅极沟槽(106)之间由于对准偏差而导致源极与栅极短接的问题，在器件设计时需额外增大二者的间距，所增加的间距又被称为“安全距离”。这样一来，相邻沟槽之间的间距也被不可避免的增大，从而降低了器件的沟道密度，增大了器件的导通电阻。

此外，传统的沟槽型场效应管还存在着另一个问题。为获得较高的器件沟道密度，在设计栅极沟槽(106)时一般会采用尽可能小的沟槽宽度。另一方面，为保证器件的耐压能力，栅极沟槽(106)又必须具有一定的沟槽深度。这就导致栅极沟槽(106)有着较高的深度/宽度比例(下文中称为“深宽比”)。在器件加工过程中，沟槽(106)需要被栅极导电材料(105)完全填充，填充材料通常为多晶体硅，填充方式一般为化学气相沉积。然而，对于深宽比较高的沟槽，在对其填充过程中，由于沟槽顶部的材料沉积速率一般高于沟槽底部的材料沉积速率，从而易导致在填充材料(105)内部生成空洞(112)，如图2所示。在器件使用过程中，空洞(112)会因热胀冷缩而产生应力，从而对器件的可靠性造成不良影响。