[发明专利]采样保持与比较锁存电路

权利要求书

1.采样保持与比较锁存电路，其特征在于，包括采样保持电路模块、比较锁存电路模块和共模电平反相器模块，采样保持电路模块和共模电平反相器模块的输出端分别连接到比较锁存电路模块的两个输入端；

所述共模电平反相器模块由串联的第二十九MOS管（M29）和第三十MOS管（M30）构成，第二十九MOS管（M29）和第三十MOS管（M30）的栅极相接于串联连接点，串联连接点通过第六选通开关（K6）连接到第二参考点，所述串联连接点为第二十九MOS管（M29）的电流输出端和第三十MOS管（M30）的电流输入端的连接点。

2.如权利要求1所述的采样保持与比较锁存电路，其特征在于，所述采样保持电路模块包括：

第一输入端，其通过第一选通开关（K1）连接到第一电容（C1）的正极；

第二输入端，其通过第二选通开关（K2）连接到第一电容（C1）的正极；

第三输入端，其通过第三选通开关（K3）连接到第二电容（C2）的正极；

第四输入端，其通过第四选通开关（K4）连接到第二电容（C2）的正极；

第一电容（C1）的负极和第二电容（C2）的负极接第一CMOS反相器的输入端；

第一CMOS反相器的输入端连接第二十三MOS管（M23）的源极和漏极，第一CMOS反相器的输出端接第三电容（C3）的正极；

第一CMOS反相器的输入端还连接第二十四MOS管（M24）的电流输入端；

第二十四MOS管（M24）的电流输出端连接第三电容（C3）的正极；

第三电容（C3）的负极接第二CMOS反相器的输入端；

第二CMOS反相器的输入端连接第二十七MOS管（M27）的源极和漏极，第二CMOS反相器的输出端通过第五选通开关（K5）接第一参考点；

第二CMOS反相器的输入端还连接第二十八MOS管（M28）的电流输入端；

第二十八MOS管（M28）的电流输出端连接第二CMOS反相器的输出端。

3.如权利要求2所述的采样保持与比较锁存电路，其特征在于，所述第一CMOS反相器和第二CMOS反相器皆由两个串联的MOS管构成。

4.如权利要求1所述的采样保持与比较锁存电路，其特征在于，所述比较锁存电路模块包括：

第三十一MOS管（M31），其电流输入端接系统高电平，其栅端作为第二时钟的输入端，其电流输出端接第三十三MOS管（M33）的电流输入端和第三十五MOS管（M35）的电流输入端；

第三十二MOS管（M32），其电流输入端接第三十四MOS管（M34）的电流输出端和第三十六MOS管（M36）的电流输出端，其电流输出端接地，其栅端作为第二时钟的反向信号输入端；

第三十三MOS管（M33），其栅端接第一参考点，其电流输出端接第三十四MOS管（M34）的电流输入端、第三十五MOS管（M35）的栅端和第三十六MOS管（M36）的栅端；

第三十四MOS管（M34），其栅端接第一参考点，其电流输入端还接第二参考点；

第三十五MOS管（M35），其电流输出端接第四十一MOS管（M41）的电流输出端，其电流输出端还与第一参考点连接；

第三十六MOS管（M36），其电流输入端接第四十一MOS管（M41）的电流输出端，其栅端接第三十五MOS管（M35）的栅端，其栅端还接第二参考点；

第三十七MOS管（M37），其电流输入端接系统高电平VDD，电流输出端接第四十一MOS管（M41）的电流输入端，栅端接第三参考点；

第三十八MOS管（M38），其电流输入端接系统高电平VDD，电流输出端接第三参考点，栅端接第三十七MOS管（M37）的电流输出端；

第三十九MOS管（M39），其栅端接第三时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第三十七MOS管（M37）的栅端；

第四十MOS管（M40），其栅端接第三时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第三十八MOS管（M38）的栅端；

第四十一MOS管（M41），其栅端接第三时钟输入端；

第四十二MOS管（M42），其栅端接第三时钟输入端，其电流输出端接第二参考点，其电流输入端接第三参考点；

第三参考点通过一个反相器连接到最终输出端。