[发明专利]一种提高点胶面Chip贴片良率的方法及系统

说明书

本发明公开了一种提高点胶面Chip贴片良率的方法，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。一种提高点胶面Chip贴片良率的系统，其包括：禁布设置模块、贴片模块。本发明提供的提高点胶面Chip贴片良率的方法及系统，通过系统设置禁布区域，使得焊盘自动清除铜箔残留、禁止铜箔残留。其与业内当前设计方法相比，本发明不会增加任何额外的成本，也不会在PCB设计时因铺铜、布线、打孔等操作在Chip器件之间形成铜箔残留的情况，从而提高了点胶贴片良率。其广泛应用于PCB板焊接领域。

技术领域

本发明涉及PCB板焊接领域，具体为提高点胶面Chip贴片良率的方法及系统。

背景技术

CHIP是指片状电阻、电容类贴片元器件。

随着电子产品的迅速发展，PCB正反面使用Chip贴片器件的数量越来越多，在贴片流程中，对Chip器件较少的面会先在Chip器件底部印上红胶，以便将贴上的Chip器件粘住，避免器件在回流焊接前脱落。由于Chip器件封装的焊盘之间会有较大的空隙，且正好处于器件底部，在PCB设计时经常会在焊盘之间的这个空隙处形成.铜箔残留或打上过孔，(软件自动布线时，在焊盘之间设置了铜箔走线和过孔，导致贴上红胶后，器件被抬高)而此类器件管脚一般都是与器件实体齐平，在印上红胶后会导致此处略高，从而将器件顶高，导致器件管脚与PCB上的焊盘图形无法有效焊接，形成虚焊。常规Chip器件焊盘之间有铜箔残留，如图1。

因此，该技术有必要进行改进。

发明内容

为了解决上述技术问题，本发明的目的是提供一种可解决因PCB设计时在Chip器件的焊盘之间残留铜箔导致点胶后器件焊接不良的提高点胶面Chip贴片良率的方法及系统。

本发明所采用的技术方案是：

本发明提供一种提高点胶面Chip贴片良率的方法，其包括以下步骤：

系统在焊盘上设置布线禁布层；

系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；

系统根据用户输入的指令进行贴片。

作为该技术方案的改进，所述禁布区域置于相邻两焊盘之间。

作为该技术方案的改进，所述禁布区域大小满足不小于相邻两焊盘之间的间隙大小。

另一方面，本发明还提供一种提高点胶面Chip贴片良率的系统，其包括：

禁布设置模块，用于执行步骤系统在焊盘上设置布线禁布层；

系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；

贴片模块，用于执行步骤系统根据用户输入的指令进行贴片。

本发明的有益效果是：本发明提供的提高点胶面Chip贴片良率的方法及系统，通过系统设置禁布区域，使得焊盘自动清除铜箔残留、禁止铜箔残留。其与业内当前设计方法相比，本发明不会增加任何额外的成本，也不会在PCB设计时因铺铜、布线、打孔等操作在Chip器件之间形成铜箔残留的情况，从而提高了点胶贴片良率。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是现有技术示意图；

图2是本发明第一实施例的示意图；

图3是本发明第一实施例的效果示意图。

具体实施方式