[发明专利]一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法

说明书

本发明涉及一种基于p‑GaN结构的三维增强型高电子迁移率晶体管及其制造方法，其结构自下而上依次包括衬底、缓冲层、GaN基三维鳍片、栅极、源极和漏极，其特征在于，还包括内置高阻GaN区，它位于所述栅极的下方与GaN基三维鳍片的两侧区域相邻的缓冲层的上方；所述GaN基三维鳍片的上方和两侧二次外延生长有p‑GaN/AlGaN/GaN异质结；所述栅极包裹在p‑GaN/AlGaN/GaN异质结的上方和两侧，形成三维栅结构；通过刻蚀方式去除栅极两侧区域的p‑GaN层而形成AlGaN/GaN异质结，所述源极和漏极分别设在AlGaN/GaN异质结的两端。本发明能够提高p‑GaN增强型器件的阈值电压与击穿电压。

技术领域

本发明属于半导体器件制备技术领域，特别是涉及一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法。

技术背景

由于第三代半导体GaN材料的高击穿场强、高饱和速度、耐高温等优点，基于GaN材料制备的高电子迁移率晶体管具备大功率、高效率、高速度、高击穿电压等诸多特性，被认为是制造新一代微波以及大功率电力电子的优选材料。

由于极化效应在势垒层与沟道层异质结界面诱导产生高浓度的2DEG，常规的GaN高电子迁移率晶体管本征表现为耗尽模式或常开工作。而在功率开关、电动汽车、无线充电等实际应用中，常关模式或增强型GaN晶体管对于失效保护以及简化栅极驱动的电路结构、降低成本是最优的选择。然而，能够简单有效、低成本地获得高阈值电压、高性能的增强型器件仍然是目前面临的最大挑战。目前已经报道了多种技术来实现器件的常关工作，例如，氟离子注入、p-GaN结构，超薄势垒层结构，干法、湿法及电化学氧化势垒层，非极性异质结设计，MIS槽栅刻蚀、三维栅结构等。

2008年，日本Tohru Oka等人提出的MIS凹槽栅结构(参见文献Tohru Oka al.,“AlGaN/GaN Recessed MIS-Gate HFET With High-Threshold-Voltage Normally-OffOperation for Power Electronics Applications”,IEEE Electron Device Lett.,vol.29,no.7,pp.668-670,2008)是目前研究较为广泛且有潜力的结构之一，但是存在刻蚀损伤、阈值均匀性难以控制、界面稳定性等诸多问题。

目前在工业界最有潜力的结构是2007年丰田公司提出的p-GaN栅极结构(参见文献Tohru Oka al.,“Gate Injection Transistor(GIT)—A Normally-Off AlGaN/GaNPower Transistor Using Conductivity Modulation”,IEEE Electron Device Lett.,vol.54,no.12,pp.3933-3935,2007)。此结构通过在栅下形成p型AlGaN或GaN层以耗尽沟道电子，实现较高阈值的增强型器件。由于这种结构不存在MIS槽栅结构的稳定性等问题，近年来得到了广泛关注，发展迅速。然而由于这种结构栅下方保留了较厚的未掺杂AlGaN势垒层，并且受到p型掺杂技术的限制，导致器件阈值电压较低。为了提高阈值电压，2017年Hideyuki Okita等人提出了槽栅结合p-GaN的结构(参见文献Hideyuki Okita al.,“Through Recess and Regrowth Gate Technology for Realizing Process Stabilityof GaN-Based Gate Injection Transistors”,IEEE Trans.Electron Devices,vol.64,no.3,pp.1026-1031,2017)，阈值从1V提高到2.3V。