[发明专利]半导体器件以及制造半导体器件的方法

说明书

本发明的半导体器件在区域1C中包括由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极耦合到支撑板的引线部分(n型的高浓度杂质区域)。区域1B中的SOI晶体管形成在绝缘层(作为薄膜)之上的半导体层的主表面之上，并且可以通过向被布置在绝缘层的背面侧上的阱施加电压来调节阈值电压。

相关申请的交叉引用

包括说明书、附图和摘要在内的、于2016年12月26日提交的日本专利申请号2016-251302的公开内容通过引用整体并入本文。

技术领域

本发明涉及半导体器件，并且更具体地涉及有效地应用于使用SOI衬底的半导体器件的技术及其制造方法。

背景技术

作为可以抑制短沟道特性和元件变化的MISFET，使用利用SOI衬底的MISFET。SOI衬底具有由Si(硅)等制成的支撑板、在支撑板之上的绝缘层(也称为BOX(Buried Oxide，掩埋氧化物)层)、以及在绝缘层上由Si等制成的薄半导体层。使用半导体层形成MISFET。这样的MISFET能够通过对绝缘层的背面侧施加电压来调节阈值电压。

在某些情况下，在这样的SOI衬底中，MISFET和其他元件被混合地提供。

例如，专利文献1(日本未审查专利申请公开号2008-235310)公开了具有ESD保护晶体管的半导体器件。还公开了针对ESD保护晶体管的漏极电极与体衬底之间的电容的晶体管的总电容是栅极氧化物膜的电容、SOI层的耗尽层电容以及绝缘层的电容的函数。

专利文献2(日本未审查专利申请公开号2009-64860)公开了具有在SOI衬底的主表面中形成的MOS变容二极管的半导体器件。MOS变容二极管具有在SOI层的表面中形成的栅极绝缘膜、在栅极绝缘膜上形成的栅极电极、以及在栅极电极两侧的SOI层中形成的n⁺型半导体区域。

发明内容

本发明的发明人致力于研究和开发使用如上所述的SOI(绝缘体上硅)衬底的半导体器件，并且正在深入地研究半导体器件特性的改进。对于在SOI衬底之上与MISFET混合安装的电容元件，需要考虑容易确保大电容的配置。

从说明书和附图的描述中，其他主题和新颖特征将变得显而易见。

以下将简要描述本申请中公开的实施例的代表性概要。

在本发明中公开的实施例中描述的半导体器件具有由SOI衬底中的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极的耦合到支撑板的引线部分。

在本发明中公开的实施例中描述的半导体器件包括：经由栅极绝缘膜在SOI衬底中的半导体层之上形成的栅极电极；在栅极电极的两侧上的半导体层中形成的源极/漏极区域；以及底部电极的耦合到支撑板的引线部分。底部电极的引线部分被提供用于支撑板并且被提供在包含与源极/漏极区域的导电类型相同的导电类型的杂质的半导体区域中，并且半导体区域的下部被包含与半导体区域的导电类型相反的导电类型的杂质的另一半导体区域覆盖。

根据本发明中所公开的实施例的制造半导体器件的方法具有以下步骤：形成由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极以及底部电极的耦合到支撑板的引线部分。

根据在本发明中公开的以下代表性实施例中描述的半导体器件，可以改进半导体器件的特性。

根据在本发明中公开的代表性实施例中描述的制造半导体器件的方法，可以制造具有优良特性的半导体器件。

附图说明

图1是示出第一实施例的半导体器件的配置的截面图。