[发明专利]全集成的雪崩光电二极管接收器

说明书

本发明公开了完全集成的雪崩光电二极管接收器的各种实施例及其制造方法。光子器件包括其中具有埋氧化层(BOX)的绝缘体上硅(SOI)衬底、与SOI衬底集成的雪崩光电二极管、与SOI衬底集成的电容器、与SOI衬底集成的电阻器、硅无源波导以及与SOI衬底集成的接合焊盘。

相关专利申请的交叉引用

本公开要求于2016年12月22日提交的美国专利申请No.62/498,363的优先权和2017年12月21日提交的美国专利申请No.15/850,079的优先权。上述申请通过引用整体并入。

技术领域

本公开涉及光子器件。更具体地，本公开涉及雪崩光电二极管接收器。

背景技术

对于高速操作(例如25Gb/s，50Gb/s及以上)，表面入射芯片不能同时满足高响应度和高带宽。典型地，光子器件(例如，雪崩光电二极管)使用接合线来连接其焊盘和无源部件(例如电容器)，其与图4中所示的相似。对于高速(例如，25Gb/s)操作，长接合线(例如，长度＝1mm)给器件带来一些寄生电感和电容，这将影响RF性能。对于紧凑型模块，高密度多通道(例如，用于100G和400G的四个通道)阵列设备是非常普遍的。目前，阵列通道间距较大(例如750um)，导致中心通道接合线变得非常长，特别是当存在其他部件如无源波导时。

发明内容

本部分强调了本公开的发明构思的某些特征，决不应将其解释为限制所要求保护的主题的范围以及其任何偏离和派生。

在一个方面，光子器件可以包括：绝缘体上硅(SOI)衬底，与SOI衬底集成的雪崩光电二极管，与SOI衬底集成的电容器，与SOI衬底集成的电阻器，一个或多个硅无源波导，以及与SOI衬底集成的一个或多个接合焊盘(bonding pad)。

在一个方面，一种光子器件可以包括：绝缘体上硅(SOI)衬底、与SOI衬底集成的雪崩光电二极管、与SOI衬底集成的电容器、与SOI衬底集成的电阻器以及与SOI衬底集成的一个或多个接合焊盘。

另一方面，一种制造光子器件的方法可以包括：提供绝缘体上硅(SOI)衬底；刻蚀所述SOI衬底上的表层硅以形成硅波导；用n型掺杂剂注入SOI衬底的注入区以形成重掺杂的n型接触层；在重SOI衬底上沉积厚氧化层；并对厚氧化层进行化学机械抛光(CMP)；蚀刻在重掺杂n型接触层上方的氧化层，并选择性地在所述蚀刻区域中沉积本征硅层；将选择性沉积的本征硅层注入n型掺杂剂以形成n型硅层；沉积本征硅倍增层；用p型掺杂剂注入本征硅倍增层以形成p型硅电荷层；沉积本征锗层；沉积本征非晶硅层；用p型掺杂剂注入本征非晶硅层以形成重掺杂p型接触层；执行硅化物形成、氧化物沉积、CMP、打开通孔、钨沉积和金属化；沉积氮化硅层并蚀刻氮化硅层以形成用作电容器电介质的电介质层；执行氧化物沉积、CMP、打开通孔、钨沉积和金属化；并沉积一个或多个钝化层。

附图说明

所附的附图用于提供对本公开的进一步理解，其被并入本说明书且构成本说明书的一部分。附图示出了本公开的实施例，并且与说明书一起用于解释本公开的原理。附图可能不一定是按比例的，以便更好地呈现所示主题的某些特征。

图1是根据本公开的实施例的完全集成的雪崩光电二极管的示意图。

图2是根据本公开实施例的完全集成的雪崩光电二极管的剖视图。

图3是根据本公开实施例的制造完全集成的雪崩光电二极管接收器的过程的流程图。

图4是表示传统的雪崩光电二极管装置的引线接合的示意图。

具体实施方式

示例实施例