[发明专利]三维存储器控制电路

说明书

一种集成电路包括存储器阵列、分成至少两个子电路以控制存储器阵列的字线电路、和分成至少两个子电路以控制存储器阵列的位线电路。字线子电路和位线子电路至少部分地重叠存储器阵列的单独的各自区域。

技术领域

当前主题通常涉及半导体存储器装置。尤其是，当前主题涉及具有三维设计的存储器装置。

背景技术

半导体存储器装置可包括在更大规模集成电路或独立集成电路中的存储单元块。虽然传统存储器装置在二维阵列中构建单元，但是一些装置可构建单元的三维阵列。在一些三维闪速存储器中，NAND串可纵向地构建，在相互的顶部堆放串的单独场效应晶体管（FET），使得串从衬底延伸出。这种结构在闪速存储器装置中提供非常高的位密度。

支持电路，例如线驱动器、读出放大器、地址解码器和其它这种电路仍可利用使用不由存储器阵列所覆盖的衬底区域的更传统的布局技术进行构建。虽然支持电路可具有多个材料（例如掺杂硅、多晶硅、金属、氧化硅或其它材料）层，这种设计仍可称为具有二维布局，因为它们通常不具有在彼此顶部堆叠的有源装置（像三维存储器阵列）。

附图说明

并入并构成说明书部分的附图说明了各种实施例。连同概述一起，附图用来解释各种原理。在附图中：

图1A和1B描述具有在存储器阵列下面的控制电路的存储器阵列的顶视图的框图；

图2是具有在存储器阵列下面的控制电路的三维存储器阵列的一部分截面侧视图；

图3是具有在存储器阵列下面的控制电路的三维存储器阵列的一部分的等距视图；

图4是电子系统的实施例的框图；以及

图5是构造存储器装置的方法的流程图。

具体实施方式

在下面详细描述中，多种详细描述通过实例的方式进行说明以便提供有关教导的全面理解。然而，当前教导可不需细节而进行实践对于本领域的技术人员是显而易见的。在其它实例中，已知的方法、程序和部件已经在相对在高级别进行描述而无细节，以便避免当前概念的不需要的模糊方面。大量描述的术语和短语在本公开的各种实施例的描述中使用。这些描述的术语和短语用于传达通常公认的含义给本领域的技术人员，除非在本说明书中给出不同定义。现在详细参考下面附图和讨论说明的实例。

图1描述具有在存储器阵列100下面的控制电路121-124的存储器阵列100的顶视图的框图。存储器阵列100可为存储器装置或一些其它类型的集成电路的一部分。存储器阵列100可利用三维（3D）电路进行构建，使得存储单元在衬底的顶部进行构建。这种3D电路技术可将衬底用作用于存储器阵列的机械基底而不将衬底自身用于存储器阵列的电路。各种类型的存储器可使用这种技术，该各种类型的存储器包括但不限于，浮栅闪速存储器、电荷俘获闪速存储器、相变存储器、具有开关的相变存储器、电阻式存储器和双向存储器。可使用能够在控制电路顶部上构造的任何存储器技术，包括如铁电晶体管随机存取存储器（FeTRAM）、纳米线技术的新兴技术或其它未来技术。一种使用3D技术的类型的存储器为堆叠的NAND闪存，其以NAND方式以垂直堆叠布线堆叠多个浮栅或电荷俘获闪速存储单元。然后阵列100可利用堆叠建立。各种其它类型存储器可使用用于存储器阵列100的各种其它组织。

存储器装置包括除存储器100之外的各种另外的电路。这些电路可包括地址解码器、线驱动器、读出放大器、电荷泵、状态机或各种其它类型电路。在传统芯片平面布置图中，另外的电路位于存储器芯片上的存储器阵列100的旁边，这使得存储器芯片的裸晶尺寸大于阵列100。如果使用传统二维（2D）布局，则不存在这种设计的备选并且使用3D技术的多种设计继续使用相似的平面布置图。但是如果存储器阵列100不将衬底用于阵列电路，则可能为至少一些另外的电路使用存储器阵列100下面的区域，即使存储器100为2D存储器阵列。