[发明专利]乘法累加乘积指令

说明书

本公开涉及乘法累加乘积指令。本文提供了一种设备，该设备具有包括L×M乘法器阵列的处理电路。与处理电路相关联的指令解码器支持用于生成至少一个结果元素的乘法累加乘积(MAP)指令，该至少一个结果元素对应于J位操作数的E位部分和K位操作数的F位部分的相应E×F乘积的和，其中1<E<J≤L并且1<F<K≤M。响应于MAP指令，指令解码器控制处理电路来重新排列第二K位操作数的F位部分以形成经变换的K位操作数，并根据第一J位操作数和经变换的K位操作数控制L×M乘法器阵列使用用于累加常规乘法的部分乘积的加法器的子集来加总相应E×F乘积。

技术领域

本技术涉及数据处理领域。

背景技术

用于响应于指令来执行数据处理的处理电路可以包括用于将一对操作数相乘以产生乘积结果的乘法器。乘法器可以包括用于累加这对操作数的部分乘积的加法器阵列。

发明内容

至少一些示例提供了一种设备，设备包括：处理电路，处理电路用于执行数据处理，处理电路包括L×M乘法器阵列，其中L和M是整数；以及指令解码器，指令解码器响应于指定L位操作数和M位操作数的乘法指令来控制乘法器阵列使用用于累加L位操作数和M位操作数的部分乘积的多个加法器来将L位操作数和M位操作数相乘；其中响应于指定第一J位操作数和第二K位操作数的乘法累加乘积(multiply-and-accumulate-products，MAP)指令，其中J≤L并且K≤M，指令解码器被配置用于控制处理电路来生成包括至少一个结果元素的结果值，每个结果元素对应于第一J位操作数的E位部分和第二K位操作数的F位部分的相应E×F乘积的和，其中1&lt;E&lt;J并且1&lt;F&lt;K；并且响应于MAP指令，指令解码器被配置用于控制处理电路重新排列第二K位操作数的F位部分以形成经变换的K位操作数，并且用于根据第一J位操作数和经变换的K位操作数控制L×M乘法器阵列使用多个加法器的子集来加总相应E×F乘积。

至少一些示例提供了一种设备，设备包括：用于执行数据处理的装置，包括用于执行L×M乘法的装置；以及用于解码指令的装置，其响应于指定L位操作数和M位操作数的乘法指令，来控制用于执行L×M乘法的装置使用多个用于加总以累加L位操作数和M位操作数的部分乘积的装置将L位操作数和M位操作数相乘；其中响应于指定第一J位操作数和第二K位操作数的乘法累加乘积(MAP)指令，其中J≤L并且K≤M，用于解码指令的装置被配置用于控制用于执行数据处理的装置来生成包括至少一个结果元素的结果值，每个结果元素对应于第一J位操作数的E位部分和第二K位操作数的F位部分的相应E×F乘积的和，其中1&lt;E&lt;J并且1&lt;F&lt;K；并且响应于MAP指令，用于解码指令的装置被配置用于控制用于执行数据处理的装置重新排列第二K位操作数的F位部分以形成经变换的K位操作数，并且用于根据第一J位操作数和经变换的K位操作数控制用于执行L×M乘法的装置使用多个用于加总的装置的子集来加总相应E×F乘积。

至少一些示例提供了一种用于包括L×M乘法器阵列的设备的数据处理方法，L×M乘法器阵列包括多个加法器，多个加法器用于累加响应于乘法指令而被相乘的L位操作数和M位操作数的部分乘积，其中L和M是整数，方法包括：响应于指定第一J位操作数和第二K位操作数的乘法累加乘积(MAP)指令，其中J≤L且K≤M：重新排列第二K位操作数的F位部分以形成经变换的K位操作数，其中1&lt;F&lt;K；以及根据第一J位操作数和经变换后的K位操作数控制L×M乘法器阵列来生成包括至少一个结果元素的结果值，每个结果元素对应于第一J位操作数的E位部分和第二K位操作数的F位部分的相应E×F乘积的和，其中1&lt;E&lt;J；其中使用多个加法器的子集来加总相应E×F乘积。

本技术的其他方面、特征和优点将从结合附图阅读的对示例的以下描述变得显而易见。

附图说明

图1示意性地示出了具有乘法器阵列的数据处理设备的示例；