[发明专利]集成电路抗静电转接板及其制备方法

说明书

本发明涉及一种集成电路抗静电转接板及其制备方法，制备方法包括：选取硅基衬底；在所述硅基衬底内制作TSV孔及隔离沟槽；利用二氧化硅材料填充所述隔离沟槽；利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；在所述硅基衬底第一侧制作P型区域；去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；在所述硅基衬底第二侧制作N型区域，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管。本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护二极管，增强了层叠封装芯片的抗静电能力。

技术领域

本发明涉及半导体器件设计及制造领域，特别涉及一种集成电路抗静电转接板及其制备方法。

背景技术

在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D-IC的抗静电能力成为半导体行业亟待解决的问题。

发明内容

为解决现有技术存在的技术缺陷和不足，本发明提出一种集成电路抗静电转接板及其制备方法。

本发明的一个实施例提供了一种集成电路抗静电转接板的制备方法，包括：

(a)选取硅基衬底；

(b)在所述硅基衬底内制作TSV孔及隔离沟槽；

(c)利用二氧化硅材料填充所述隔离沟槽；

(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；

(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；

(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；

(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；

(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。

在本发明的一个实施例中，步骤(b)包括：

(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；

(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；

(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。

在本发明的一个实施例中，在步骤(c)之前还包括：

(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；

(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。

在本发明的一个实施例中，步骤(c)包括：

(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；

(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。