[发明专利]集成电路抗静电转接板及其制备方法

权利要求书

1.一种集成电路抗静电转接板的制备方法，其特征在于，包括：

(a)选取硅基衬底；

(b)在所述硅基衬底内制作TSV孔及隔离沟槽；

(c)利用二氧化硅材料填充所述隔离沟槽；

(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；

(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；

(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；

(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；

(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。

2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：

(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；

(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；

(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。

3.根据权利要求1所述的制备方法，其特征在于，在步骤(c)之前还包括：

(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；

(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。

4.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：

(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；

(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。

5.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：

(d1)利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；

(d2)利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂。

6.根据权利要求1所述的制备方法，其特征在于，步骤(e)包括：

(e1)利用化学机械抛光工艺，对所述硅基衬底第一侧进行平整化处理；

(e2)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；

(e3)在所述第一离子待注入区域掺入硼离子以在所述硅基衬底第一侧形成所述P型区域。

7.根据权利要求1所述的制备方法，其特征在于，步骤(f)包括：

(f1)利用机械磨削工艺，去除所述硅基衬底第二侧部分材料；

(f2)利用化学机械抛光工艺，对所述硅基衬底第二侧进行平整化处理，使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底。

8.根据权利要求1所述的制备方法，其特征在于，步骤(g)包括：

(g1)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；

(g2)在所述第二离子待注入区域掺入磷离子以在所述硅基衬底第二侧形成所述N型区域，其中，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管。

9.根据权利要求1所述的制备方法，其特征在于，步骤(h)包括：

(h1)在所述多晶硅材料与所述二极管表面分别制作第一钨插塞与第二钨插塞；

(h2)在所述第一钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；

(h3)在所述第二钨插塞表面制作所述铜凸点。

10.一种集成电路抗静电转接板，其特征在于，包括硅基衬底、TSV孔、隔离槽、二极管、钨插塞、金属互联线、铜凸点及隔离层；其中，所述集成电路抗静电转接板由权利要求1～8任一项所述的方法制备形成。