[发明专利]MOSFET的BTI性能测试电路及基于其的测试方法

权利要求书

1.一种MOSFET的BTI性能测试电路，其特征在于，包括：

级联的多个反相器，每一反相器由P型MOSFET和N型MOSFET构建，各个反相器中的P型MOSFET的源极耦接第一施压端口，各个反相器的输入端耦接第二施压端口；

多个第一传输电路，每两个反相器之间耦接有所述第一传输电路，响应于测量控制信号，所述第一传输电路导通或者关断；

其中，在向各个反相器中的P型MOSFET和N型MOSFET的栅极和源极之间分别施加不同持续时间的预设的高压后，所述多个反相器的器件延迟相对变化率用于确定MOSFET的BTI性能模型。

2.根据权利要求1所述的BTI性能测试电路，其特征在于，还包括：延迟测量模块，响应于所述测量控制信号控制所述第一传输电路导通，所述多个反相器中的首个反相器的输入端输入有数据输入信号，所述延迟测量模块适于测量所述多个反相器中的最后一个反相器输出的数据输出信号相对于所述数据输入信号的器件延迟。

3.根据权利要求1所述的BTI性能测试电路，其特征在于，还包括：控制器，适于根据所获得的所述多个反相器的器件延迟相对变化率拟合得到所述多个反相器的器件延迟相对变化率与所述高压的持续时间之间的关系，再根据所述关系得到所述多个反相器的器件延迟相对变化率为预设值时，所述高压的持续时间得到所述MOSFET的BTI性能模型。

4.根据权利要求3所述的BTI性能测试电路，其特征在于，在每一次所述高压在施加所述持续时间后，所述多个反相器的器件延迟相对变化率均小于所述预设值。

5.根据权利要求3所述的BTI性能测试电路，其特征在于，在多次向各个反相器中的P型MOSFET和N型MOSFET的栅极和源极之间施加幅度不同的测量电压后，所述控制器针对每一次施加的测量电压，得到对应的所述MOSFET的BTI性能模型，再根据每一测量电压的幅度以及对应的所述MOSFET的BTI性能模型，估算所述MOSFET的生命周期。

6.根据权利要求1所述的BTI性能测试电路，其特征在于，所述多个反相器的器件延迟相对变化率是根据所述高压在施加不同的持续时间后，所述多个反相器的器件延迟与其原始器件延迟的差值得到的，其中，所述原始器件延迟是在向各个反相器中的P型MOSFET和N型MOSFET的栅极和源极之间施加常压下的器件延迟，所述常压的幅度小于所述高压的幅度。

7.根据权利要求6所述的BTI性能测试电路，其特征在于，还包括：

第二传输电路，其输入端接入输入数据信号，其输出端耦接所述多个反相器中的首个反相器的输入端，响应于时钟信号为第一逻辑电平，所述第二传输电路将所述输入数据信号传输至所述多个反相器中的首个反相器的输入端，响应于所述时钟信号为不同于所述第一逻辑电平的第二逻辑电平，所述第二传输电路关断；

第三传输电路，其输入端耦接所述第二传输电路的输出端，其输出端耦接所述多个反相器中的最后一个反相器的输出端，响应于所述时钟信号为所述第二逻辑电平，所述第三传输电路导通，响应于所述时钟信号为所述第一逻辑电平，所述第三传输电路关断。

8.根据权利要求7所述的BTI性能测试电路，其特征在于，所述第二传输电路包括第一传输门，其同相控制端接入所述时钟信号，其反相控制端接入所述时钟信号的反相信号。

9.根据权利要求7所述的BTI性能测试电路，其特征在于，所述第三传输电路包括第二传输门，其同相控制端接入所述时钟信号的反相信号，其反相控制端接入所述时钟信号。

10.根据权利要求7至9中任一项所述的BTI性能测试电路，其特征在于，所述时钟信号为周期性方波信号；响应于所述测量控制信号控制所述第一传输电路导通，所述多个反相器的原始器件延迟是经由多次测量后取平均值来确定的，和/或，每一次所述高压在施加所述持续时间后对应的所述多个反相器的器件延迟是经由多次测量后取平均值来确定的。