[发明专利]一种用于锁相环的快速频带锁定电路

说明书

本发明公开了一种用于锁相环的快速频带锁定电路，可实现对振荡器阵列的快速选取及锁定。该电路利用了二分法对输入控制进行判断，最终得到锁相环频带控制信号。本发明提出的频带快速锁定电路包括反相器、选择器、寄存器、加法器、移位器和D触发器。本专利电路可实现锁相环频带的快速选择和锁定，对于2^N‑1个振荡器阵列组来说，最大锁定周期由传统顺序法的2^N‑2次降低为N次，该电路对于N值较大的振荡器阵列组可极大的加快频带锁定速度。

技术领域

本发明涉及锁相环及微电子技术领域，特别涉及一种用于锁相环的快速频带锁定电路。

背景技术

锁相环电路是转换器电路、频率合成器、FPGA、DSP等电路重要组成模块，主要为系统提供时钟，其信号质量直接影响到电路系统的工作质量。现代集成电路系统工作频带范围普遍较宽，导致目前的锁相环电路均需求较大频率带宽，但目前工艺条件下LC振荡器只在很小的频率带宽下才有良好的线性调谐，所以应用中一般采用振荡器阵列组来覆盖应用带宽。传统方法采用手动配置或顺序扫描方式，配置繁琐且锁定时间很慢，本专利利用二分法对输入进行判断，可实现频带的快速选择和锁定，可广泛用于具有振荡器阵列组的高性能锁相环设计。

发明内容

针对带振荡器阵列组的高性能锁相环的应用需求，本发明提出了一种快速频带锁定电路，可实现对振荡器阵列的快速选取及锁定。

本发明的快速频带锁定电路包括反相器、选择器、寄存器、加法器、移位器和D触发器。反相器INV输入连接dir，输出dirn连接MUX2；选择器MUX1输入连接top和(top+bottom)/2，输出连接寄存器组DFF1，选择信号连接dir；选择器MUX2输入连接(top+bottom)/2和bottom，输出连接寄存器组DFF2，选择信号连接dirn；加法器SUM输入连接DFF1输出端和DFF2输出端，输出连接移位器；移位器输出连接寄存器DFF3；DFF3的C输入端连接lck。

进一步的，所述的输入判定信号dir由环路滤波器输出，输入锁定信号lck由锁定判决电路输出，其输出vco_sel提供给振荡器阵列组用于选择振荡器组。

进一步的，寄存器组数量M值由需控制的振荡组数量决定，当控制的振荡器组数量为2^N-1个时，M值应满足M=2^N-1。

进一步的，所述电路可输出2^N-1个控制码。

本专利电路利用二分法的原理对输入dir进行判断，可实现频带的快速选择和锁定。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1 带振荡器阵列组的锁相环原理图；

图2 N=5的快速频带锁定电路；

图3 振荡器阵列组电路图；

图4 最大锁定循环次数。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

下面结合附图对本发明作进一步说明。

需要说明的是，所描述的实施方式仅用于对相关领域人员更好的了解本发明的原理和实施细节，并不会因此构成对本发明的任何限制。