[发明专利]静态随机存取存储（SRAM）器件及其相关的制造方法和系统

权利要求书

1.一种制造静态随机存取存储(SRAM)器件的方法，包括：

在衬底上方形成多个栅极堆叠件，其中，介电结构围绕所述多个栅极堆叠件；

在所述介电结构上方形成所述静态随机存取存储器件的多个接触线阻挡图案，其中，使用三个或更多个光刻掩模来形成所述多个接触线阻挡图案，并且在由第一方向和第二方向限定的俯视图中，所述多个接触线阻挡图案中的每个的位置与其他接触线阻挡图案的位置均不相同；

在所述介电结构中形成多个沟槽，其中，所述多个接触线阻挡图案中的每个用作所述介电结构的保护掩模，以防止在所述介电结构的位于所述多个接触线阻挡图案下方的部分中形成所述多个沟槽；以及

用导电材料填充所述沟槽以形成所述静态随机存取存储器件的多条接触线。

2.根据权利要求1所述的方法，其中，形成所述多个接触线阻挡图案包括：

使用包括第一掩模图案的第一光刻掩模来形成第一接触线阻挡图案；

使用包括第二掩模图案的第二光刻掩模来形成第二接触线阻挡图案；以及

使用包括第三掩模图案的第三光刻掩模形成第三接触线阻挡图案。

3.根据权利要求2所述的方法，其中，形成所述多个沟槽包括蚀刻用于第一Vcc接触件的第一沟槽和用于第一Vss接触件的第二沟槽，并且，未蚀刻所述介电结构的设置在所述第一接触线阻挡图案下面且位于所述第一沟槽和所述第二沟槽之间的部分。

4.根据权利要求2所述的方法，其中，形成所述多个沟槽包括蚀刻用于第二Vcc接触件的第三沟槽和用于第一位线接触件的第四沟槽，并且其中，未蚀刻所述介电结构的设置在所述第二接触线阻挡图案下面且位于所述第三沟槽和所述第四沟槽之间的部分。

5.根据权利要求2所述的方法，其中，形成所述多个沟槽包括蚀刻用于第一节点接触件的第五沟槽和用于第二节点接触件的第六沟槽，并且其中，未蚀刻所述介电结构的设置在所述第三接触线阻挡图案下面且位于所述第五沟槽和所述第六沟槽之间的部分。

6.根据权利要求1所述的方法，还包括：在所述衬底上方形成多个鳍结构，并且，所述多个栅极堆叠件形成为每个栅极堆叠件均包裹在所述多个鳍结构中的一个的周围。

7.根据权利要求1所述的方法，其中，形成所述多个接触线阻挡图案包括：将掺杂剂注入到硅层的形成在所述介电结构上方的多个部分中，从而形成所述硅层的多个掺杂部分，其中，使用所述三个或多个光刻掩模中的相应光刻掩模来限定所述多个掺杂部分中的每一个。

8.根据权利要求1所述的方法，其中，通过相应的矩形掩模图案来限定所述多个接触线阻挡图案的每一个。

9.一种制造静态随机存取存储(SRAM)器件的方法，包括：

形成多个栅极结构，其中，所述多个栅极结构的每个嵌入在层间电介质(ILD)中并且包裹在一个或多个半导体鳍结构周围；

在所述层间电介质上方形成硬掩模层；

在所述硬掩模层上方形成硅层；

在所述硅层中形成一个或多个第一掺杂组件，其中，通过第一光刻掩模来限定所述一个或多个第一掺杂组件；

在所述硅层中形成一个或多个第二掺杂组件，其中，通过与所述第一光刻掩模不同的第二光刻掩模来限定所述一个或多个第二掺杂组件；

在所述硅层中形成一个或多个第三掺杂组件，其中，通过与所述第一光刻掩模和所述第二光刻掩模不同的第三光刻掩模来限定所述一个或多个第三掺杂组件，并且在由第一方向和第二方向限定的俯视图中，所述第一掺杂组件、所述第二掺杂组件和所述第三掺杂组件中的每个的位置与另外的所述第一掺杂组件、所述第二掺杂组件和所述第三掺杂组件的位置均不相同；

去除所述硅层的未掺杂部分；

图案化所述硬掩模层以在所述硬掩模层中限定多个沟槽，其中，所述硅层的所述第一掺杂组件、所述第二掺杂组件和所述第三掺杂组件中的每个防止在其自身下方形成沟槽线；

在所述层间电介质中蚀刻所述沟槽；以及

用金属材料填充所述层间电介质中的所述沟槽以形成所述静态随机存取存储器件的多个接触件。