[发明专利]一种CIS之衬底结构及其制备方法在审
| 申请号： | 201711278226.8 | 申请日： | 2017-12-06 |
| 公开（公告）号： | CN108054082A | 公开（公告）日： | 2018-05-18 |
| 发明（设计）人： | 朱华君;祁鹏;张召;王智 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L27/146 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cis 衬底 结构 及其 制备 方法 | ||
1.一种CIS之衬底结构，其特征在于，所述CIS之衬底结构，包括，
硅基衬底；
低温氧化硅，设置在所述硅基衬底之背侧；
多晶硅层，设置在所述低温氧化硅之异于硅基衬底的一侧。
2.如权利要求1所述CIS之衬底结构，其特征在于，所述低温氧化硅的膜层厚度范围为500～5000埃。
3.如权利要求1所述CIS之衬底结构，其特征在于，所述多晶硅层13的厚度范围为1000～2000埃。
4.一种如权利要求31所述CIS之衬底结构的制备方法，其特征在于，所述CIS之衬底结构的制备方法，包括：
执行步骤S1：提供硅基衬底；
执行步骤S2：将所述硅基衬底翻转，并在所述硅基衬底之背面设置低温氧化硅；
执行步骤S3：在所述低温氧化硅之异于硅基衬底的一侧淀积多晶硅层。
5.如权利要求4所述CIS之衬底结构的制备方法，其特征在于，所述CIS之衬底结构及其制备方法，进一步包括：
执行步骤S4：对所述步骤S3的CIS之衬底结构进行翻转，实现后续的其中之一栅极氧化工艺；
执行步骤S5：获得栅极氧化层之膜层厚度均匀一致的半导体器件。
6.如权利要求4所述CIS之衬底结构的制备方法，其特征在于，所述低温氧化硅是将所述硅基衬底置入等离子体增强化学气相沉积膜腔内沉积形成。
7.如权利要求4所述CIS之衬底结构的制备方法，其特征在于，所述低温氧化硅的淀积温度小于450℃。
8.如权利要求4所述CIS之衬底结构的制备方法，其特征在于，所述低温氧化硅的膜层厚度范围为500～5000埃。
9.如权利要求4所述CIS之衬底结构的制备方法，其特征在于，所述多晶硅层13的厚度范围为1000～2000埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711278226.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种骨盆运动辅助结构
- 下一篇：一种混凝土预制件的浇注振捣方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
